发 帖  
原厂入驻New

[经验] 详解天线系统解决方案中的FP16格式点积级联运算

2020-9-4 16:12:34  299 FPGA 天线系统 级联
分享
0
Ookla 在美国和英国的测速结果显示,2020 年上半年推出的速度最快、性能最好的 5G 智能手机使用高通 (Qualcomm) 无线电芯片组和完整的调制解调器到天线系统解决方案,其中毫米波智能手机处于领先地位。
神经网络架构中的核心之一就是卷积层,卷积的最基本操作就是点积。向量乘法的结果是向量的每个元素的总和相乘在一起,通常称之为点积。此向量乘法如下所示:
图 1 点积操作
该总和 S 由每个矢量元素的总和相乘而成,因此本文讲述的是使用 FP16 格式的点积运算实例,展示了 MLP72 支持的数字类型和乘数的范围。
此设计实现了同时处理 8 对 FP16 输入的点积。该设计包含四个 MLP72,使用 MLP 内部的级联路径连接。每个 MLP72 将两个并行乘法的结果相加(即),每个乘法都是 i_a 输入乘以 i_b 输入(均为 FP16 格式)的结果。来自每个 MLP72 的总和沿着 MLP72 的列级联到上面的下一个 MLP72 块。在最后一个 MLP72 中,在每个周期上,计算八个并行 FP16 乘法的总和。
最终结果是多个输入周期内的累加总和,其中累加由 i_first 和 i_last 输入控制。 i_first 输入信号指示累加和归零的第一组输入。 i_last 信号指示要累加和加到累加的最后一组输入。最终的 i_last 值可在之后的六个周期使用,并使用 i_last o_valid 进行限定。两次运算之间可以无空拍。
· 配置说明
表 1 FP16 点积配置表
端口说明
表 2 FP16 点积端口说明表
· 时序图

图 2 FP16 点积时序图
其中,

那么,以上运算功能如何对应到 MLP 内部呢?其后的细节已分为 MLP72 中的多个功能阶段进行说明。
· 进位链
首先请看下图,MLP 之间的进位链结构,这是 MLP 内部的专用走线,可以保证级联的高效执行。
图 3 MLP 进位链
· 乘法阶段
下图是 MLP 中浮点乘法功能阶段,其中寄存器代表一级可选延迟。

图 4 MLP 乘法功能阶段框图
MLP72 浮点乘法级包括两个 24 位全浮点乘法器和一个 24 位全浮点加法器。两个乘法器执行 A×B 和 C×D 的并行计算。加法器将两个结果相加得到 A×B + C×D。
乘法阶段有两个输出。下半部分输出可以在 A×B 或(A×B + C×D)之间选择。上半部分输出始终为 C×D。
乘法器和加法器使用的数字格式由字节选择参数以及和参数设置的格式确定。
浮点输出具有与整数输出级相同的路径和结构。MLP72 可以配置为在特定阶段选择整数或等效浮点输入。输出支持两个 24 位全浮点加法器,可以对其进行加法或累加配置。 进一步可以加载加法器(开始累加),可以将其设置为减法,并支持可选的舍入模式。
最终输出阶段支持将浮点输出格式化为 MLP72 支持的三种浮点格式中的任何一种。 此功能使 MLP72 可以外部支持大小一致的浮点输入和输出(例如 fp16 或 bfloat16),而在内部以 fp24 执行所有计算。
图 5 MLP 浮点输出阶段框图
需要强调的是本设计输入和输出都是 FP16 格式,中间计算过程,即进位链上的 fwdo_out 和 fwdi_dout 都是 FP24 格式。具体逻辑框图如下所示:
图 6 FP16 点积逻辑框图
MLP 内部数据流示意图:

图 7 FP16 点积在 MLP 内部数据流图
最终 ACE 的时序结果如下:


评论

高级模式
您需要登录后才可以回帖 登录 | 注册

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉
发经验
关闭

站长推荐 上一条 /7 下一条

快速回复 返回顶部 返回列表