发 帖  
原厂入驻New

[经验] 集成电路设计培训之静态时序分析 邀请函

2020-9-1 16:51:01  85
分享
0
静态时序分析(Static Timing Analysis,STA)是流程成功的关键环节,验证设计在时序上的正确性。STA过程中设计环境和时序约束的设定、时序结果的分析和问题解决都需要设计工程师具有专门的知识和技能。面对越来越复杂的集成电路设计,有较多初学者存在编写的约束文件不完整或者不了解如何进行时钟约束及多周期路径约束导致时序违例不能准确上报、误报较多时序违例问题,且经验不足无法快速有效定位。同时,集成电路设计进入了超深亚微米领域,金属层增加、线宽减小,串扰延迟、噪声等信号完整性问题(SI)对工程师的时序分析能力和水平要求越来越高,在一些大的芯片设计企业会设置有专门的信号完整性工程师岗。
为加快集成电路行业紧缺人才的培养,中科芯云微电子科技有限公司(青岛EDA中心)联合Synopsys、青岛集成电路人才创新培养联盟、青岛微电子创新中心将于2020年9月16日-18日举办为期三天的“静态时序分析技术培训”。将通过理论和实践结合的方式,对时序分析概念和流程、时序约束含多时钟约束、时序报告、PBA等进行深入解析,并结合正版工具环境下的实操训练,让学员熟练掌握时序分析全流程知识,熟练使用EDA工具Prime Time进行时序分析和sign-off,掌握识别不完整/不正确约束、高效分析与调试的方法和实践技巧,并掌握POCV、AWP、DSMA等高级时序方法和信号完整性分析。
本次培训讲师为Synopsys资深应用工程师,采用webex+vnc+vpn的线上培训方式,实操环节将依托青岛EDA中心的专业EDA云平台进行,学员能够在云端正版工具环境中进行lab实操。
适合高等院校集成电路相关专业的学科带头人或骨干教师、 有意愿将来从事集成电路行业的相关专业本科生、研究生、 期望换岗到数字设计拿高薪的工程师或数字IC设计工程师等。
证书颁发
本次培训由青岛EDA中心及Synopsys联合举办,按时完成培训任务的学员将获得由中国科学院EDA中心及Synopsys联合出具的培训证书。
会务组及联系方式
联系人:周老师                 联系人:王老师  
手机18661959955 (同微信)       手机:13651781526

评论

高级模式
您需要登录后才可以回帖 登录 | 注册

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉
发经验
关闭

站长推荐 上一条 /7 下一条

快速回复 返回顶部 返回列表