经典的ARM系统级芯片或所谓的SocC包含许多组件，其中只有一些直接源自ARM。首先，核心本身通常深度嵌入在设备内部，在设备范畴内通常不直接可见，而调试端口通常是唯一和核心本身相连的外露部分，有一些粘合逻辑，如时钟和复位集成电路。 由于 ARM 核心只有两个中断输入，最常见的外设就是某种中断控制器，在外设内部，各组件通过芯片上互联总线架构相互连接，对于极大多数基于ARM的设备而言，这就是标准的 AMBA 互联。
AMBA 指定了两个总线，称为AXI的高性能系统总线，和称为APB的低功耗外设总线，APB通常用于连接所有外设，AXI则用于存储器和其他发高速设备，大多数设备都有一定数量的芯片上存储以及连接外设存储器设备的接口，但是注意，与设备的外部连接并不是AMBA总线，这仅在设备内部使用，并不外露。
下面看看这个Soc的工作原理——编程器模型（programmer’s model）。谨记，A系列和R系列配置在编程器模型上非常相似，但M系列配置在许多非常重要的方面都有很大不同，这在接下来的讲解中会指出这些差别。
从根本上说，ARM是RISC架构，你可能会否认现在的ARM内核其实不属于RISC平台，但它们与RISC有很大的渊源，也保留了传统上与RISC架构相关的许多特性，例如大多数指令在一个周期内执行，寄存器集基本上是正交的，而且指令集实施加载存储式架构，也就意味着能够直接处理内存中内容的指令只有加载和存储指令，如果需要对内存中的值执行任何处理，程序必须将这些值加载到寄存器中，执行所需的处理，然后将结果存回到内存中，其他常见架构则能够直接操控或修改内存中的内容。
所有的内部寄存器除了一些受到NEON架构的矢量处理功能支持外都是32位宽的，它们的内部由32位ALU处理，内存则通常在32位元中予以处理，这就是ARM的字长。
谈到指令集时，你会发现 ARM 核心不只有一个指令集，所有 ARMv7-A 和 ARMv7-R 核心都支持32位原生 ARM 指令集和 Thumb 指令集，后者中的指令可以是32位或者16位的。
ARM 指令集释放了内核的完整性能潜力，而Thumb指令集则提供了更出色的代码密度，我们把ARM和Thumb指令间切换这一过程称为“交互工作”，不要担心，编译器和链接器会处理它们。一些较旧的内核支持Thumb指令集的早期版本，其中所有的指令都是16位指令，比如 ARMv7-M 内核仅就支持Thumb指令集。
如果你之前接触过处理器架构，相信你会熟悉运行模式的概念以及特权的概念。许多架构通常支持两种模式，分别为“Supervisor”和“User”，其中一个模式拥有特权，另一个则没有。
在无特权模式下代码可能无法直接执行某些特定的操作，比如，禁用中断，重新配置内存保护，或访问特定的内存区域，这是大多数操作系统的基本要求，允许系统从用户任务中保护自己。ARM内核通常支持七种基本运行模式，每种模式有权访问自己的堆栈空间，以及一组不同的寄存器子集，除一个外其余都是由特权的模式，如下：
其中6种是特权模式，User 模式是没有特权的模式，作为唯一的无特权模式，User 模式供操作系统用于用户任务和处理器。
此外，有5种模式称为“异常模式”，每一种都与处理特定种类的异常或中断相关，例如，当内核开始处理外部中断时会自动进入 IRQ 模式，而 Supervisor 模式则用于处理 SVC 指令和硬件复位，这些模式分别拥有专属的堆栈空间，以及一小组专用寄存器，我们把这一功能叫做寄存器编组，只是这些异常属于不同的类型。 注意，上图仅适用于 Cortex-A 和 Cortex-R 处理器，Cortex-M 微控制器的模式结构则全然不同。ARMv7-M 架构配置仅定义了两种模式，如下图，分别是 Thread 模式和 Handler 模式，Thread 模式没有特权，用于应用程序代码， Handler 模式有特权，用于异常处理程序，当系统复位时在 Thread 模式中开始执行，遇到异常时自动变为 Handler 模式，处理程序完成后再回到 Thread 模式。
下面我们重点讲下这些模式是如何与寄存器组交互工作的:
比如我们来看看核心切换到IRQ模式以处理外部异常时会发生什么，从图中你可以看到User模式的r13和r14切换为IRQ模式中与它们对应的寄存器，由于r13用作堆栈指针，所以这表示IRQ中断在独立的堆栈中进行处理。
此外也可以看到另一个寄存器也加入到集合中来，它是 Saved Program Status Register 即 SPSR，用于保留模式更改发生时处理器状态的快照，才能使得在处理中断事件后返回到 User 模式并恢复程序变得非常容易，当中断处理结束后，就回到User模式，重新获取原先的寄存器。
在以上描述的寄存器集合和组织适用于 Cotex-M 之外的所有ARM内核，Cotex-M 内核具有不同的寄存器集合和组织，见下图。
之前一直强调Cotex-M寄存器是不同的，差别就在这里，只有18个寄存器没有我们在其他内核上看到的编组方案。
首先，有13个通用寄存器，其中r0到r7是低位寄存器，r8 到 r12 是高位寄存器，还有3个特殊寄存器：Stack Pointer，Link Register 和 Program Counter，最后一个寄存器是程序状态寄存器 xPSR。
注意，Contex-M 内核有两种处理器模式：Thread 模式和 Handler 模式，只有一个寄存器在这两种模式之间编组，它就是 Stack Pointer。
这里扩展下状态寄存器 Program status register:
左边28到31位是ALU条件代码，由数据处理指令进行可选设置，并由条件指令进行测试，还有4个额外的状态位GE位，用于记录来自SIMD指令的多个结果。只有这些ALU状态位可以在处于User模式时进行修改。
最右边的5位显示当前的处理器模式，它们在响应异常中出现模式更改时自动设置，也可以手动修改以便在程序控制下更改模式。
J和T这两个位记录处理器的当前状态，告诉内核当前正在执行哪一行指令集，可能是ARM状态，即正在执行ARM指令；Thumb状态，即正在执行Thumb指令；或者Jazelle状态，即正在执行Java字节代码。
I位和F位可启用或禁用IRQ和FIQ中断。A位允许禁用或暂时停用异步数据中止。E位允许在程序控制下动态更改数据接口的字节序(Little或Big字节序)，简化了混合字节序数据的处理。剩余的位被“保留”或者用于和特定指令的内部系统状态，不可由程序修改。
下面来讲一下 Cortex-M 内核中可用的状态寄存器：
你会发现它比前面讲的状态寄存器简单的多，这也说明了Cortex-M内核的简洁性。有一个T位，因为 Cortex-M 内核仅支持 Thumb 指令集，所以此位始终是1。最后又一个字段，它在核心执行异常处理程序时包含当前活动的异常编号。
初学者可能会问异常时会发生什么，在ARM架构中，异常是某种类型的事件，导致任何内容正常的程序流中出现中断，异常可以是内部的，如内存转译错误；也可以是外部的，如来自外设的中断；也可以是同步的，如SVC指令；或者是异步的，如计时器中断。无论原因如何，核心对所有异常的处理方式基本上相同。
当一个应用程序在逐一执行各个指令时，异常来时内核要做的第一件事就是确保它能够在异常之后回到这一点上，为此我们必须对当前状态抓取一个快照，所以内核复制 CPSR 并保存在 SPSR 中，再复制PC并保存在LR中，然后内核切换到相应的异常模式禁用进一步的中断，确保它处于正确的状态，接着使用矢量表确定可以找到异常处理程序的位置，每一个异常类型分别有一个条目，每一条目是一个指令，分出相关的处理程序代码，所以核心就是从正确的矢量表条目加载 Program Counter 执行异常处理程序。
当处理程序完成时，要返回到中断的程序就简单了，只要从SPSR中保留的副本还原CPSR，再从链接寄存器还原 Program Counter。当然Cortex-M在处理异常时完全是另一回事，这里就不详讲了。
现在相信你已经了解了寄存器，模式和状态的所有信息，现在我们来谈谈ARM内核提供的指令集。目前市场上的大多数ARM内核至少支持两种指令集：原生的32位 ARM 指令集，以及混合了16位和32位的Thumb指令集，我们先看看ARM指令集。
虽然这次chat不是ARM汇编语言的课程，但也能让你有足够的了解。ARM指令集中的所有指令都是32位长，乍一看ARM指令的语法似乎非常复杂，不过一旦你了解运算符和可能的运算对象的基本结构，其实还是非常简单的，毕竟它是RISC架构。下面举例说明，第一个真的很简单：
- SUB r0, r1, #5
它显然是个减法指令，有3个参数。第一个参数是寄存器，指定减法结果的目的地；另外两个参数指定输入参数，可以理解为从左到右为”r0 = r1 - 5”。 - ADD r2, r3, r3, LSL #2
这是一个加法指令，提供一个作为第二输入运算对象的寄存器，再指定内联移动或循环运算应用到运算对象上，作为指令的一部分，这个指令可以理解为”r2等于r3加上r3向左移动两个位置”。 - ANDS r4, r4, #0x20
这是一个逻辑AND指令，注意这个AND有个后缀’S’，这指定将CPSR中的ALU条件代码设为反映该结果，ARM数据处理运算默认情况下不影响条件代码，所以使用这个’S’后缀来指定需要这么做的运算。 - ADDEQ r5, r5, r6
这又是一个ADD，它是有条件指令，该助记符带有“EQ”后缀，表明只有在达到EQ条件为真时才会执行这一指令，如果该条件不为真，指令将表现为NOP。 - LDR r0, [r1]
这是一个加载指令，将r1中指定地址的值加载到r0中。在指定内存访问指令的地址时，我们使用方括号来表达。 - STRNEB r2, [r3, r4]
这是存储指令，只有在NE条件有效时才会执行操作，其次它是一个字节层面的存储，它将r2中最不重要的字节存储到r3加r4得到的内存位置上。
4
/6 
工商网监
湘ICP备2023018690号
3305
淘帖
49
赞
回复
显身卡
