今天调试 FPGA与C6713以总线方式通讯,C6713自带总线EMIF,FPGA模拟总线时序,使之与DSP通讯。 调试过程中出现几个问题,现一一记录,以免忘记: 1. 调试过程中,发现DSP读取总线时总是读取到“.”(点)这个字符,通过LED灯定位(板子的FPGA没有引出JTGA端口),发现FPGA可以读到读信号和片选信号,甚至可以读到某一个地址,说明这些信号都没有问题,可以排除,现在唯一确定是总线读取问题。 2. 发现这个问题后,FPGA往总线上持续写一个固定值,用示波器测量总线的实际电平跳变,发现总线数据与发送数据一致,说明问题出现在DSP读取上。 3. 经过检查DSP程序,发现保存总线数据的缓冲类型为char,将其更改为INT类型后,总线可以读出正确的数据了。
|