发 帖  
原厂入驻New

[经验] ADS7807低功耗16位采样模数转换器数据手册

2020-7-20 16:58:14  206 模数转换器 CMOS
分享
0
  特征
  35mW最大功耗;微薄50W断电模式;微薄最大25s采集和转换;最大1.5LSB入口;dnl:16位,无漏码;带1kHz输入的最小信噪比为86dB;±10V、0V至+5V和0V至+4V输入范围;单+5V电源操作;并行串行数据输出;与12位ADS7806兼容的引脚;使用内部或外部引用;0.3“DIP-28和SO-28。
  说明
  ADS7807是一款采用最先进CMOS结构的低功耗16位采样模数转换器。它包含一个完整的16位,电容为基础,逐次逼近寄存器(SAR)A/D转换器与采样和保持,时钟,参考,和微处理器接口与并行和串行输出驱动器。
  ADS7807可以在25微秒的时间内获取16位并将其转换到±1.5LSB范围内,而最大消耗量仅为35mW。激光微调定标电阻器提供了±10V和0V至+5V的标准工业输入范围。此外,0V至+4V范围允许开发完整的单电源系统。
  ADS7807有0.3“DIP-28和SO-28两种型号,均完全指定在工业-40°C至+85°C温度范围内运行。
  
  典型特征
  在ta=+25°C,fs=40kHz,vdig=vana=+5V时,使用内部参考和固定电阻器(见图7b),除非另有规定。
  
  
  基本操作
  并行输出
  图1a显示了操作ADS7807的基本电路A±10V输入范围和并联输出。将R/C(引脚22)低至至少40ns(最大12微秒)将启动转换。忙碌(引脚24)将变低并保持低直到转换完成并更新输出寄存器。如果字节(引脚21)低,则当busy上升时位(msbs)将有效;如果byte为high,则8个最低有效位(lsbs)将在忙碌起来。数据将以二进制2的补码输出(btc)格式。忙得很高可以用来锁定数据。读取第一个字节后,可以切换字节以允许读取剩余的字节。全部转换COM-忙时任务将被忽略。
  ADS7807将在转换结束时开始跟踪输入信号。在转换命令之间允许25微秒,确保准确获取新信号。
  偏移量和增益在内部进行调整,以允许使用单一电源进行外部微调。外部电阻可补偿此调整,如果在软件中校正偏移和增益,则可以忽略不计(请参阅校准部分)。
  串行输出
  图1b显示了操作ADS7807的基本电路A±10V输入范围和串行输出。取R/C(引脚22)从SData(引脚19)上的先前转换输出有效数据,并同步到DataCLK上输出的16个时钟脉冲(针脚18)。忙(引脚24)将变低并保持低电平,直到转换完成并传输串行数据。数据将以btc格式输出,msb优先,并且在数据时钟的上升和下降边缘都有效。忙得很高可以用来锁定数据。全部转换当忙时,命令将被忽略。
  ADS7807将在最后开始跟踪输入信号转换。在转换命令之间允许25微秒,确保准确获取新信号。
  偏移量和增益在内部进行调整,以允许使用单一电源进行外部微调。外部电阻可补偿此调整,如果在软件中校正偏移和增益,则可以忽略不计。
  开始转换
  CS(引脚23)和R/C(引脚22)的组合最低40ns,使ADS7807的采样和保持处于保持状态,并开始转换“n”。busy(引脚24)将变低并保持低电平,直到转换“n”完成并且内部输出寄存器已更新。全新的骗局-将忽略忙低时的垂直命令。CS和/或者R/C必须在Busy变高之前变高,否则将在没有足够时间获取新信号的情况下启动新的转换。
  
  ADS7807将在转换结束时开始跟踪输入信号。在转换命令之间允许25微秒,确保准确获取新信号。
  低启动转换“n”时,转换“n–1”的串行数据将在转换“n”开始后输出到SData(引脚19)。参见读取数据部分的内部数据时钟。
  为了减少控制管脚的数量,可以将CS系在较低的位置使用r/c控制读取和转换模式。在串行输出模式下使用内部数据时钟时,这将不起作用。但是,并行输出和串行输出(仅当使用外部数据时钟时)将受到影响无论何时R/C变高。
  读取数据
  ADS7807以直接二进制输出串行或并行数据(sb)或二进制二的补码数据输出格式。如果SB/BTC(引脚7)为高,则输出为SB格式,如果为低,则输出为BTC格式。
  可以在不影响内部输出寄存器的情况下读取并行输出;但是,通过串行端口读取数据将使内部输出寄存器每数据移动一位时钟脉冲。因此,在读取串行端口上的相同数据之前,可以在并行端口上读取数据,但在读取并行端口上的相同数据之前,不能通过串行端口读取数据。
  并行输出
  要使用并行输出,请将Ext/Int(引脚8)连接到High(高)和DataClk(引脚18)连接到Low(低)。SData(针脚19)应保留未连接。当R/C(引脚22)高而CS(引脚23)低时,并联输出将激活。任何其他组合C和R/C将三态并行输出。有效的转换数据可以在D7-d0(引脚9-13和15-17)上以两个8位字节读取。当字节(管脚21)较低时,8个最高有效位对于D7上的msb有效。当byte为high时,8个最低有效位对于d0上的lsb有效。字节可以切换为在一个转换周期内读取两个字节。
  初始通电时,并行输出将包含不确定数据。
  并行输出(转换后)
  转换“n”完成后,输出寄存器已更新,忙碌(引脚24)将走高。转换‘n’的有效数据将在D7-d0。忙得很高可以用来锁定数据。
  并行输出(在转换期间)
  启动转换“n”后,可以读取转换“n–1”中的有效数据,并在转换“n”开始后的12微秒内有效。不要试图读取数据转换“n”开始后超过12微秒,直到忙(引脚24)变高;这可能导致读取无效数据。
  
  串行输出
  可使用内部数据时钟或外部数据时钟对数据进行计时。使用串行输出时,请小心并行输出D7-d0(引脚9-13和15-17),如下所示当CS(引脚23)低时,引脚将脱离HI-Z状态R/C(引脚22)高。串行输出不能三态,并且始终处于活动状态。有关特定串行接口,请参阅应用程序信息部分。
  内部数据时钟(转换期间)
  要使用内部数据时钟,请将Ext/Int(引脚8)打到低位。这个R/C(引脚22)和CS(引脚23)低的组合将启动转换‘N’,并激活内部数据时钟(通常为900kHz时钟速率)。ADS7807将先从SData(引脚19)上的转换‘n-1’输出16位有效数据(msb),并与dataclk(引脚18)上输出的16个时钟脉冲同步。数据将在内部数据时钟。busy的上升沿(引脚24)可用于锁定数据。在第16个时钟脉冲之后,dataclk将保持低电平,直到下一个转换开始,而sdata将进入在第一个时钟脉冲期间在标签(pin 20)上输入的任何逻辑电平。
  外部数据时钟
  要使用外部数据时钟,请将Ext/Int(引脚8)连接到高电平。外部数据时钟不是转换时钟,只能用作数据时钟。启用的输出模式ADS7807,CS(引脚23)必须低,R/C(引脚22)必须高。dataclk必须高达总数据时钟周期的20%到70%;时钟频率可以在dc和10mhz之间。转换“n”完成后或转换“n+1”期间,可以在sdata(引脚19)上输出来自转换“n”的串行数据。
  简化变换器控制的一个明显方法是cs low并使用r/c启动转换。
  虽然这完全可以接受,但使用外部数据时钟时可能会出现问题。在一个不确定的点上
  从转换“n”开始后的12微秒到繁忙上升,内部逻辑将转换“n”的结果转换为输出寄存器。如果CS低,R/C高,外部此时时钟高,数据将丢失。因此,在cs低的情况下,r/c和/或dataclk在此期间必须低,以避免丢失有效数据。
  外部数据时钟(转换后)
  转换“n”完成后,输出寄存器已更新,忙碌(引脚24)将走高。使用CS低和r/c高,转换‘n’的有效数据将在sdata(引脚19)上输出,同步到dataclk(引脚18)上的外部数据时钟输入。msb在外部数据时钟的第一个下降沿和第二个上升沿上有效。LSB在数据时钟的第16个下降沿和第17个上升沿有效。标签(引脚20)将为每个外部时钟脉冲输入一位数据。标签上的第一个位输入在dataclk的第17个下降沿和第18个上升沿的sdata上有效;第二个输入位在18号下降沿和19号上升沿有效等。使用连续数据时钟,标签数据将在sdata上输出,直到内部输出寄存器根据下一次转换的结果进行更新。
  
  外部数据时钟(转换期间)
  启动转换“n”后,可以读取转换“n–1”中的有效数据,并在转换“n”开始后的12微秒内有效。不要试图超时数据从转换“n”开始后的12微秒到忙(引脚24)上升;这将导致数据丢失。注意:为了在使用外部数据时钟时获得最佳性能,在转换过程中不应将数据打卡。异步数据时钟的开关噪声会引起数字馈通,降低变换器的性能。
  标记功能
  标签(引脚20)输入与外部或内部数据时钟同步的串行数据。当使用外部数据时钟时,标签上的串行位流输入将跟随sdata上的lsb输出,直到内部输出寄存器用新的转换结果更新为止。
  在所有16位有效数据输出后,内部数据时钟第一上升沿的标签上的逻辑电平输入在sdata上有效。
  输入范围
  ADS7807提供三种输入范围:标准±10V和0V-5V,以及一个0V-4V范围,用于完整的单电源系统。参见图7a和7b,了解实现每个输入范围和可选偏移和增益调整电路所需的电路连接。用固定电阻器测试偏移量和满标度误差(1)规格,见图7b。偏移量和增益的调整在本数据表的校准部分进行了说明。
  偏移量和增益在内部进行调整,以允许使用单一电源进行外部微调。外部电阻可补偿此调整,如果在软件中校正偏移和增益,则可以忽略不计(请参阅校准部分)。
  表II中总结的输入阻抗是内部电阻网络(见本产品数据表首页)和每个输入范围使用的外部电阻(见图8)的组合结果。输入电阻分压器网络为r2in和r1in提供至少±5.5v和±12v的固有过电压保护。
  高于或低于预期范围的模拟输入将分别产生正满标度或负满标度数字输出。对于超出标称范围的模拟输入,不会发生包装或折叠。
  
  注:(1)满标度误差包括在+fs和-fs处测得的偏移和增益误差。
  校准
  硬件校准
  要校准硬件中ADS7807的偏移量和增益,请安装图7A所示的电阻器。表VI列出了每个输入范围相对于输入的硬件微调范围。
  
  软件校准
  为了在软件中校准偏移和增益,不需要外部电阻。然而,为了获得偏移和增益的数据表规范,图7b中所示的电阻器是必要的。有关外部电阻器的更多详细信息,请参阅无校准部分。参考表八,了解有无外部电阻时的偏移和增益误差范围。
  无校准
  
  图7b显示了电路连接。注意,通过外部电阻的实际电压降至少比通过内部电阻分压器网络的电压降低两个数量级。在选择外部电阻器的精度和漂移规格时,应考虑到这一点。在大多数应用中,1%的金属薄膜电阻就足够了。
  在某些应用中,可能不需要外部电阻器(见图7b)。这些电阻提供补偿的内部调整的偏移和增益,允许校准与一个单一的电源。不使用外部电阻将导致偏移和增益误差,以及电气特性部分中列出的误差。偏移量是指当输入接地时,数字输出的等效电压。当数字输出的等效输出电压大于模拟输入时,会出现正增益误差。参考表七了解有或无外部电阻时增益和偏移误差的标称范围。参见图8,了解拆卸外部电阻器时传输功能的典型变化。
  要进一步分析移除外部电阻的任何组合的效果,请考虑图9。外部电阻器和内部电阻器的组合形成分压器,在电容器数模转换器(cdac)处将输入信号减小到0.3125v到2.8125v的输入范围。内部电阻经过激光修整,达到较高的相对精度,以满足全尺寸规格。然而,由于工艺变化,内部电阻网络的实际输入阻抗(查看引脚1或引脚3)仅精确到±20%。在确定移除外部电阻的影响时,应考虑到这一点。
  参考
  ADS7807可以使用其内部2.5V参考电压或外部参考电压工作。通过应用外部参考引脚5,内部参考可以绕过;RFD(引脚26)绑高意志权力的内部参考减少了约5MW的ADS7807的总功耗。
  
  
  内部参考具有大约8ppm /°C漂移(典型),占全尺寸误差的大约20%(低级别的FSE=±0.5%,高等级的±0.25%)。
  ADS7807也有一个内部的参考电压缓冲器。图10显示了所有断电和参考断电组合时缓冲器输入和输出的特性阻抗。
  
  REF
  REF(引脚5)是外部参考的输入或内部2.5V参考的输出。2.2μf钽电容器应尽可能地从地面靠近参考引脚。这个电容器和ref的输出电阻产生一个低通滤波器来限制基准上的噪声。使用较小的电容值会给参考信号带来更多的噪声,降低信噪比和信噪比。参考引脚不应用于驱动外部交流或直流负载,如图10所示。
  外部参考的范围是2.3V到2.7V,并确定实际LSB大小。提高基准电压可以增大变换器的满标度范围和lsb尺寸,从而提高信噪比。
  CAP
  CAP(引脚4)是内部参考缓冲器的输出。应将2.2μf钽电容器尽可能靠近接地的帽销,以在整个转换周期中为cdac提供最佳的开关电流。该电容器还为缓冲器的输出提供补偿。使用小于1μf的电容器可导致输出缓冲器振荡,并且可能没有足够的电荷供cdac使用。电容值大于2.2μf对提高性能的影响不大。见图10和11。
  缓冲器的输出能够驱动高达1毫安的电流到直流负载。使用外部缓冲器将允许内部参考用于更大的直流负载和交流负载。不要试图直接驱动输出电压为上限的交流负载。这将导致转换器性能下降。
  布局
  权力
  为了获得最佳性能,将模拟和数字电源引脚连接到同一+5V电源,并将模拟和数字接地连接在一起。如电气特性所述:
  
  参考和断电
  ADS7807分别通过PWRD(引脚25)和REFD(引脚26)具有模拟掉电和参考掉电功能。pwrd和refd high将关闭所有保持内部寄存器中先前转换数据的模拟电路,前提是数据尚未通过串行端口移出。此模式下的典型功耗为50微瓦。使用连接到电容器的2.2微F电容器,功率恢复通常为1毫秒。图11显示了相对于电容器电容值的上电恢复时间。当+5V应用于VDIG时,ADS7807的数字电路始终保持激活状态,而不管PWRD和REFD状态如何。
  压水堆
  PWRD高将关闭除参考外的所有模拟电路。先前转换的数据将保存在内部寄存器中,并且仍然可以读取。对于pwrd high,convert命令会产生无意义的数据。
  参考文献
  REFD高将关闭内部2.5V参考电压。所有其他模拟电路,包括参考缓冲器,都将激活。当使用外部参考时,refd应该很高,以最小化功耗和加载对外部参考的影响。参考缓冲器输入的特性阻抗(高和低)见图10。内部参考消耗约5MW。
  ADS7807的90%功率用于模拟电路。ADS7807应视为模拟元件
  A/D转换器的+5V电源应与用于系统数字逻辑的+5V电源分开。将vdig(引脚28)直接连接到数字电源可以由于数字逻辑的开关噪声而降低转换器性能。为了获得最佳性能,+5V电源可以由任何用于模拟信号调节的模拟电源产生。如果存在+12V或+15V电源,则可以使用简单的+5V调节器。虽然不建议使用数字电源为转换器供电,但请确保正确过滤电源。无论使用滤波数字电源还是调节模拟电源,VDIG和VANA都应连接到同一个+5V电源。
  接地
  ADS7807上有三个接地引脚。DGND是数字电源接地。agnd2是模拟电源接地。agnd1是参考A/D转换器内部所有模拟信号的接地。agnd1更容易受到电流感应电压降的影响,并且必须具有返回电源的最小电阻路径。
  A/D转换器的所有接地引脚应与模拟接地平面相连,并与系统的数字逻辑接地分开,以实现最佳性能。模拟和数字接地平面都应与“系统”接地连接,尽可能靠近电源。这有助于防止动态数字接地电流通过公共阻抗调制模拟接地到电源接地。
  信号调节
  在许多cmos a/d转换器中,用于采样保持的fet开关会释放大量的电荷注入,从而导致驱动运放振荡。由于在类似的A/D转换器上的取样FET开关的电荷注入量大约是电荷转换数字-模拟转换器(DAC)的5%×10%结构的数量。还有一个电阻前端,可以衰减释放的任何电荷。最终的结果是A/D转换器之前的信号调节对驱动能力的最低要求。任何一个运算放大器足以在一个应用程序的信号将足以驱动ADS7807。
  ADS7807的电阻前端还提供规定的±25V过电压保护。在大多数情况下,这样就不需要外部过电压保护电路。
  中间闩锁
  ADS7807的并行端口有三态输出,但如果总线在转换期间处于活动状态,则应使用中间锁存器。如果在转换过程中总线未激活,则三态输出可用于将A/D转换器与同一总线上的其他外围设备隔离。
  中间锁存器有利于任何单片a/d转换器。ADS7807的内部LSB尺寸为38μV。即使在A/D转换器为三态时,从并行端口上的快速开关信号产生的瞬态也可以通过基板合到模拟电路,从而导致转换器性能下降。
  应用程序信息
  过渡噪声
  对ADS7807施加直流输入并启动1000次转换。由于ADS7807的内部噪声,转换器的数字输出将在输出代码中变化。所有16位sar转换器都是这样。电气特性部分中的过渡噪声规范是一个统计数字,表示这些输出代码的一西格玛限值或均方根值。
  使用直方图绘制输出代码,分布应呈钟形,钟形曲线的峰值代表输入电压值的标称输出代码。±1σ、±2σ和±3σ分布将代表所有代码的68.3%、95.5%和99.7%。将tn乘以6将得到±3σ分布或所有代码的99.7%。据统计,在执行1000次转换时,多达3个代码可能不在5个代码分布范围内。ADS7807的TN为0.8LSB,可产生5个输出码,其分布为±3σ。图12和13显示了1000和10000个转换直方图结果。
  平均值
  变换器的噪声可以通过对数字码进行平均来补偿。通过平均转换结果,tran-位置噪声将减少1/√Hz的系数,其中n是平均数。例如,平均四个转换结果将使tn减少1/2到0.4lsb。平均值只能用于频率接近直流电的输入信号。
  对于交流信号,可以使用数字滤波器进行低通滤波和输出码的抽取。其工作方式与平均类似:每抽取2次,信噪比将提高3分贝。
  
  Qspi™接口
  图14显示了ADS7807和任何配备Qspi的微控制器之间的简单接口。该接口假定转换脉冲并非来自微控制器,并且ADS7807是唯一的串行外围设备。
  
  在启用qspi接口之前,微控制器必须配置为监视从选择线。当从机选择(SS)时发生从低到高的转换从busy(表示当前转换结束)开始,可以启用端口。如果不这样做,微控制器和A/D转换器可能“不同步”。
  图15显示了ADS7807和一个装有Qspi的微控制器之间的另一个接口,该微控制器允许微控制器发出转换脉冲,同时也允许多个外设连接到串行总线。这个接口和下面的讨论假设qspi接口的主时钟为16.78mhz。注意,微控制器的串行数据输入与ADS7807的msb(d7)相连,而不是串行输出(sdata)。使用D7代替串行端口提供三态功能,允许其他外设连接到MISO引脚。当需要与这些外围设备通信时,pcs0和pcs1应保持高电平;这将保持d7 tri状态。
  在这种配置中,qspi接口实际上被设置为执行两种不同的串行传输。第一个,8位传输,导致pcs0(r/c)和pcs1(cs)变低,启动变频器-锡安。第二种是16位传输,只导致pcs1(cs)变低。此时将传输有效数据。
  
  对于这两种传输,dt寄存器(传输后延迟)用于引起19微秒延迟。接口也被设置为包装到队列的开头。这样,qspi是为ads7807生成适当定时的状态机。因此,该定时锁定到微控制器的基于晶体的定时,而不是中断驱动。因此,该接口适用于交流和直流测量
  对于最快的转换速率,波特率应设置为2(4.19MHz SCK),dt设置为10,第一个串行传输设置为8位,第二个设置为16位,dsck禁用(在命令控制字节中)。这将允许一个23 kHz的最大转换率。对于较慢的速率,应增加dt。
  不要减慢SCK,因为这可能会增加影响转换结果或在第一个8位传输期间意外启动第二个转换。
  此外,cpol和cpha应设置为零(sck通常较低,数据在上升沿捕获)。8位传输的命令控制字节应设置为20小时,16位传输的命令控制字节应设置为61小时。
  SPI™接口
  spi接口通常只能进行8位数据传输。对于一些具有spi接口的微控制器,可能以类似的方式接收数据,如图14中qspi接口所示。在内容被最低有效位覆盖之前,微控制器需要获取8个最高有效位。
  图15所示的qspi接口的修改版本可能是可能的。对于大多数具有spi接口的微控制器来说,转换脉冲的自动产生是不可能的,必须用软件来完成。由于转换脉冲本身的抖动性能不足,这将限制接口用于“DC”应用。
  DSP56000接口
  DSP56000串行接口具有SPI兼容模式和一些增强功能。图16显示了ADS7807和DSP56000之间的接口,与图14所示的Qspi接口非常相似。如qspi一节所述,dsp56000必须编程以在sc1上从低到高转换时启用接口被观察到(转换结束时忙得很高)。
  DSP56000还可以通过包括一个单稳态多谐振荡器来提供转换脉冲,如图17所示。接口的接收和发送部分被分离(异步模式),并且发送部分被设置为每隔一个发送帧生成字长帧同步(帧速率分配器被设置为2)。预分频模数应设置为3。
  该电路中的单稳态多谐振荡器将为转换脉冲提供不同的脉冲宽度。脉冲宽度将由多谐振荡器使用的外部R和C值确定。74HCT123N数据表显示脉冲宽度为(0.7)rc。选择接近本数据表中规定的最小值的脉冲宽度将提供最佳性能。有关转换脉冲宽度的详细信息,请参阅本数据表的“开始转换”部分。
  20.48 MHz DSP56000的最大转换速率正好为40kHz。请注意,ADS7806的情况并非如此。有关详细信息,请参阅ADS7806数据表(SBAS021B)。
  

相关经验

评论

高级模式
您需要登录后才可以回帖 登录 | 注册

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉
发经验
关闭

站长推荐 上一条 /8 下一条

快速回复 返回顶部 返回列表