发 帖  
原厂入驻New
[讨论] Altium Designer如何绕等长线
2020-7-14 14:30:31  451 ALTIUM DFM PCB
分享
本帖最后由 山文丰 于 2020-7-14 14:32 编辑

1、为什么要等长,等长的重要性。

PCB 设计中,等长走线主要是针对一些高速的并行总线来讲的。由于这类并行总线往往有多根数据信号基于同一个时钟采样,每个时钟周期可能要采样两次(DDR SDRAM)甚至 4 次,而随着芯片运行频率的提高,信号传输延迟对时序的影响的比重越来越大,为了保证在数据采样点(时钟的上升沿或者下降沿)能正确采集所有信号的值,就必须对信号传输的延迟进行控制。等长走线的目的就是为了尽可能的减少所有相关信号在 PCB 上的传输延迟的差异。至于 USB/SATA/PCIE 等串行信号,并没有上述并行总线的时钟概念,其时钟是隐含在串行数据中的。数据发送方将时钟包含在数据中发出,数据接收方通过接收到的数据恢复出时钟信号。这类串行总线没有上述并行总线等长布线的概念。但因为这些串行信号都采用差分信号,为了保证差分信号的信号质量,对差分信号对的布线一般会要求等长且按总线规范的要求进行阻抗匹配的控制。

2、绕等长的命令和技巧
方法一:

第一步:连接好需要绕等长的线。

第二步:T+R 开始绕等长,TAB 键调出等长属性设置框,如下图:


1.jpg

2.jpg


第三步:滑动走蛇形线即可;

其中“<”和“>”可以分别调整蛇形线的上下幅度,数字键 1 减小拐角幅度,数字键 2 增大拐角幅度、数字键 3 减小 Gap 间距、数字键 4 增大 Gap 间距:

3.jpg


方法二:

ShIFt+A 可以直接在走线模式下饶点对点等长。设置属性和方法一相同。


3
2020-7-14 14:30:31   评论 分享淘帖

相关讨论

撰写讨论

你正在撰写讨论

如果你是对讨论或其他讨论精选点评或询问,请使用“评论”功能。

高级模式
您需要登录后才可以回帖 登录 | 注册

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉
发讨论
关闭

站长推荐 上一条 /8 下一条

快速回复 返回顶部 返回列表