发帖

[问答]

FPGA乘除运算在内部怎么实现的？

3222 FPGA VerilogHDL 来自手机

问答对人有帮助，内容完整，我也想知道答案 0 在使用verilogHDL编程数据运算时使用了乘除运算不知道会出错不，求指导 0
2020-5-27 14:20:31　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报 0383 相关推荐 • 请问中文字库可以放在内部flsah里面吗？ 1042 • m480在spiflash跑要比在内部flash跑慢100倍是为什么？ 320 • labview如何实现加减乘除的混合运算 12884 • 关于14KB DAM问题求解 314 • STM32U575CIT6Q和VDDUSB，如果VDDUSB在内部连接到VDD那么这是否意味着VDD >= 3V？ 870 • 编制程序实现计算器功能，包含加减乘除运算。 4481 • 当芯片处于I2C从属模式时，有什么方法可以通过AUX更改存储在内部闪存中的设置？ 537 • GTM 时钟 CLS0_CLK 可以内部路由到 TIM 吗？ 2047 • ADV7513芯片是否支持DE模式的RGB输入，是否可以在内部产生Hsync和Vsync信号呢？ 697 • AD7622在内部参考Vref=2.048、伪差分的输入下，分辨率还会是62.5uV吗？ 473 3个回答

答案对人有帮助，有参考价值 1 Verilog支持乘除运算。 01.常规数据注意数据的位宽，防止数据溢出。代码处理结果一般都是四舍五入的整数。 02.浮点数据（例如0x3f800000表示1）支持小数运算结果，具体精度与选取数据的小数部分位宽有关系。Vivado软件里有一个floating的IP支持该种运算，Quartus-ii不清楚。同时vivado里还可以调用DSP48进行数据运算。 03.常规数据可以表示小数，例如16bit位宽的数据，高八位表示整数，低八位表示纯小数。具体整数/纯小数的位宽自己定义。 04.为了提高运算速度（会导致占用更多资源）一般都会对数据进行位宽拆分，这个自己百度。 05.建议自己仿真一下。 //----------------------------------------------------------- wire [31:00] test_1 ; wire [31:00] test_2 ; wire [31:00] test_3 ; wire [31:00] test_4 ; // wire real [31:00] test_5 ; real test_5 = 3.1415926 ; wire [31:00] test_6 ; wire [31:00] test_7 ; wire [31:00] test_8 ; wire [31:00] test_9 ; reg [00:00] ena ; reg [31:00] mem_addra ; //-----------------------------------------display //下列描述不符合语法规则会报错 parameter PI = 3.1415926 ;//PI // parameter PI = 32'd3.1415926 ;//PI parameter A = 3.61E2 ;//361.0 // parameter A = 32'd3.61E2 ;//361.0 parameter B = 3.61E-3 ;//0.00361 // parameter B = 32'd3.61E-3 ;//0.00361 assign test_1 = PI ;// 3 assign test_2 = A ;// 361 assign test_3 = B ;// 0 assign test_4 = PI * 1000 ;//3142 assign #1000 test_6 = test_1 * 1000 ;//3000 assign test_7 = 3 / 2.0 * 1000 ;//1500 assign test_8 = 0.9001 / 4.5 * 1000 ;//200 assign test_9 = (0.9001 / 4.5 + 3/2.0) * 1000 ;//1700 复制代码

2020-5-27 15:38:03 2 评论举报卿小小_9e6 2 条评论卿小小_9e6 2020-5-27 15:38 仿真代码不全，这只是用来理解四舍五入处理的情况。赞回复举报冷锋回复卿小小_9e6： 2020-6-11 17:03 好久不来，最佳答案被你超过这么多了，哈哈，给你点个赞赞回复举报

答案对人有帮助，有参考价值 0 {:1:}{:1:}{:1:}

2020-5-28 08:32:39 评论举报郑生

答案对人有帮助，有参考价值 0 乘法可以用fpga内部的 dsp来做。除法的话，除数不大的情况下，可以用查表的方式先计算除数的倒数，然后再做乘法。如果除数比较大的话，就要设计专门的除法单元了。

2021-4-9 23:37:36 评论举报麻军平

撰写答案

你正在撰写答案

如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。侵权投诉

我要提问

精选推荐

NVMe高速传输之摆脱XDMA设计50：主要功能测试结果与分析2 nvmePCIe高速存储

252 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49：主要功能测试结果与分析1

1501 浏览 0 评论
RDMA设计7：系统控制模块设计

907 浏览 0 评论
RDMA设计2：开发必要性之性能简介

855 浏览 0 评论
RDMA设计1：开发必要性1之设计考虑

658 浏览 0 评论

热门帖

高速总线背板设计

4427 浏览 63 评论

快速回复 返回顶部 返回列表

关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作: 刘勇; 联系电话：15994832713; 邮箱地址：liuyong@huaqiu.com

社区管理: elecfans短短; 微信：elecfans_666; 邮箱：users@huaqiu.com

返回 FPGA|CPLD|ASIC论坛

回复

关闭

站长推荐 /9

快速回复 返回顶部 返回列表

- 厂商专区: 飞凌嵌入式

瑞萨单片机论坛

米尔电子

Aigtek安泰电子

斯丹麦德电子

芯佰微电子

其利天下技术小组

道生物联技术社区

视美泰

FCom富士晶振

大大通

合众恒跃

进迭时空

RT-Thread论坛

EASY-EAI灵眸科技

- 技术社区: 张飞电子技术社区

KaihongOS技术社区

FPGA开发者技术社区

RISC-V MCU技术社区

HarmonyOS技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

+ 元器件搜索引擎: 元器件搜索引擎

time

recommend

hot

post

—
—
—

版
块
导
航