很多世界顶尖的“建筑师”可能是你从未听说过的人，他们设计并创造出了很多你可能从未见过的神奇结构，比如在芯片内部的复杂体系。制造芯片的基本材料源于沙子，但芯片本身已经成为人们当代生活不可或缺的东西。如果你使用手机、电脑，或者通过互联网收发信息，那么你就无时无刻不在受益于这些建筑师们的伟大工作。
几年前，这些]
这]
01.]
一句话总结：历史最强]
英文名：Pathfinder：]作者：Larry McMurchie， Carl Ebeling
发表时间：1995]推介人：Sinan Kaptanoglu（Microsemi 公司）
这项工作可以算是过去二十年中影响 FPGA 技术发展的最重要的成果之一。这项成果对工业界和学术界都产生了极其深远的影响。最重要的是，这个工作将 FPGA 的布线研究，从一个结果波动极大的问题，转化为一个能够很好控制的优化问题。时至今日，几乎所有的 FPGA 厂商都在使用这项工作提出的协商拥塞（Negotiated CongesTIon）的布线算法，或者是由这个算法引申出来的其他布线方法。此外，学术界最为广泛使用的 FPGA 架构设计和分析工具 VPR，就是基于这项成果而开发的。 通常来说，有些研究成果会立刻对学术界带来启发，而有些则会首先被低估一段时间，然后才会被人们完全理解。这项成果就属于后者。很多研究]
在]
这项工作首先阐述了协商的基本思想，以及处理一阶拥塞的方法。然后分析了二阶拥塞，见下图，并引入了对“历史成本（history]
客观的说，尽管这是一项出色的工作，但它在表述时的清晰程度并非完美。当你每次审视这项工作时，都能体会出一些细微的差别。
时至今日，我们已经能够广泛而成功的使用协商拥堵算法来处理]
02.]
一句话总结：对]
英文名：FPGA]作者：Vaughn Betz， Jonathan Rose
发表时间：1999]推介人：Carl Ebeling（华盛顿大学）
这项工作在 VPR 中加入了对时序优先布线算法的支持，并对延时进行了精确估计。这使得 VPR 可以对 FPGA 互联网络结构进行更加深入的研究。通常来说，FPGA 上 90%的面积都是用来进行可编程布线的，而关键路径延时里有 80%都是布线延时。因此，如何构建正确的 FPGA 互联网络，对于性能和资源消耗来说都是至关重要的。随着 FPGA 面积的不断增加，这一点更为明显，因为根据 Rent 法则，电路中导线数量的增长必须快于逻辑单元数量的增长。
然而，架构师经常习惯于根据直觉和以往的经验做出决策，而不是根据基准测试和理论分析。CAD 工具通常针对单一架构进行优化，因此如果架构进行了变更，工具的性能和有效性就会不可避免的下降。此外，如果要量化互联对性能的影响，就需要有基于时序驱动的综合、布局和布线算法。
这项工作在 VPR 中引入了一种用来精确估计延时的 Elmore 模型，并阐述了一种使用 VPR 对 FPGA 布线架构进行分析和评估的方法。这使得 FPGA 架构师可以通过一种架构描述语言（architecture description language），对 FPGA 架构进行建模和分析，然后工具就可以自动对这种架构进行适配。
这项成果首先假设了一个传统的岛型 FPGA 架构，然后尝试使用最优的方法对连线进行分段，并将这些分段连接起来。通过使用 VPR，可以自动对大部分的参数空间进行探索，从而得到对于给定的参数的最优布线结果。
这项成果最大的贡献在于它所使用的方法论和工具。仅仅在几年之后，Altera 在构建 Stratix 架构时就采用了相似的设计方法，以及基于 VPR 的工具包。这进一步表明，创新既需要跳出固有的思维模式，也要使用先进的工具来评估这些新的想法，两者缺一不可。
03. 从高层描述自动生成 FPGA 布线架构
一句话总结：通过自动处理 FPGA 布线架构研究中繁琐的部分，推进了整个研究领域的跨越式发展。
英文名：Automatic Generation of FPGA Routing Architectures from High-Level Descriptions
作者：Vaughn]发表时间：2000 年
推介人：Scott]
FPGA]
然而，对于]
因此，解决这类问题的重点，是这项成果所展示的架构描述语言，以及]
正是如此，尽管这项工作并没有专注于架构研究的重点和流行的部分，但它极大的帮助了这个领域向前推进了一大步。通过提供更加高效的工具，这项工作使研究人员更有生产力，从而在另外一个角度帮助]
04.]
一句话总结：现代]
英文名：Timing-driven]作者：Alexander （Sandy） Marquardt， Vaughn Betz， Jonathan Rose
发表时间：2000]推介人：Jason Cong（加州大学洛杉矶分校）
众所周知，VPR 是 FPGA 学术界最流行的开源 CAD 软件，几乎每个新的 FPGA 架构研究都使用了 VPR。而这项成果就详细阐述了在 VPR 中使用的时序驱动的布局算法。在这项成果中介绍的 T-VPlace 算法，除了广受好评和广泛使用之外，它还对 FPGA 的布局算法有着三个重要的贡献。
第一，在 T-VPlace 算法中，时序优化的过程是通过最小化延时与导线长度的加权和实现的。这个计算过程通过一个基于模拟退火（simulated annealing）的优化引擎完成。其中，每个节点的权值是该节点时序临界性的多项式函数。这项工作的结果表明，这种权值函数能够得到很好的时序收敛。此外，导线长度和时序都可以根据前一次的迭代进行自主归一化，这使得算法有着很好的稳定性。
第二，这项工作表明，每个节点的时序裕量（timing slack）不需要随着逻辑单元的移动而不断更新。只需要在对每个温度进行的迭代完成之后，再进行精确的基于路径的时序分析即可。使用未更新的时序裕量通常并不会对时序优化造成影响，反而会大幅提升 T-VPlace 算法的性能和效率。不过，后来的工作也表明，在高度流水线化的设计中，如果使用未更新的时序裕量会对性能造成负面影响。
第三，在一个给定的分段可编程互联架构中，在源 - 汇节点间的延时不能简单的通过其曼哈顿距离来估计。然而，如果在布局期间使用一个布线器来计算每个源 - 汇节点之间的延时也是非常不现实的。因此，通过利用 FPGA 架构中的对称性，T-VPlace 算法使用了一个预先计算的延时查找表，根据水平和垂直方向的距离作为索引，从而实现对延时的快速查找。
通过以上三种技术，使得 T-VPlace 可以高效的产生高质量的时序优化结果。事实上，前两种技术同样可以被应用于集成电路设计中的标准单元布局。可以说，T-VPlace 算法是现代 FPGA 布局布线算法的基石。作者所在的 RightTrack 公司在 2000 年被 Altera 收购后，T-VPlace 及其优化技术就被整合进 Altera 的 Quartus 设计软件中，并被世界上成千上万的 FPGA 设计者所使用至今。
05. 在商用计算机上的高质量、确定性的 FPGA 并行布局算法
一句话总结：利用多核处理器显著降低 FPGA 项目编译时间的标志性工作
英文名：High-Quality， Deterministic Parallel Placement for FPGAs on Commodity Hardware
作者：Adrian]发表时间：2008 年
推介人：Jonathan]
FPGA]
这项成果旨在应对]
此外，这项工作对算法的确定性（determinism）做了重要阐述。算法的确定性指，不管使用多少个处理器运行算法，它的结果都会是完全相同的。尽管在学术界中存在争议，但在商业软件中确定性对于复现结果以及调试都是不可或缺的。这项成果表明，需要做一系列细致的工作以保证算法的确定性。此外，这项成果也证明了这些工作对性能的损失很小。
这个工作还就内存架构对并行算法性能的影响进行了深入分析。值得注意的是，它表明不同的内存结构对算法性能的影响很大。
总体来说，这项成果对算法性能取得了很大的提升：在布局阶段，使用]
结语：
这五个 FPGA 布局布线算法领域的重要工作，有的奠定了几乎所有现代商用 FPGA 的布线算法基础，有的大幅改进了 FPGA 布局、布线、时序优化等环节的算法性能，有的则对 FPGA CAD 软件进行了跨越式提升。更重要的是，这些工作所采用的方法论、思维方式、前瞻性与实用性的统一、以及严谨的治学态度，都为之后的学术和工业研究树立了最高的典范。
3
/6 
工商网监
湘ICP备2023018690号
3057
淘帖
16
