[资料]

【工程源码】 SoC FPGA JTAG电路设计要点

2020-2-25 18:40:45 1885 FPGA开发

0 本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。 JTAG协议制定了一种边界扫描的规范，边界扫描架构提供了有效的测试布局紧凑的PCB板上元件的能力。边界扫描可以在不使用物理测试探针的情况下测试引脚连接，并在器件正常工作的过程中捕获运行数据。 SoC FPGA作为在同一芯片上同时集成了FPGA和HPS的芯片，其JTAG下载和调试电路相较于单独的FPGA或ARM处理器都有一些差异，但是同时两者又有紧密的联系。AC501-SoC开发板上的JTAG链同时连接了FPGA和HPS。使用时，仅需一个JTAG链路，就能同时调试FPGA和HPS。FPGA和HPS各自有其独立的JTAG信号引脚，电路设计时使用了一种串行链的方式来将两者连接到一起，如图xxx所示：以下为4个JTAG信号的功能说明：使用JTAG配置或调试一个器件时，根据用户选定的器件，编程软件（Quartus Programmer或DS-5中提供的调试器）会旁路所有其它的器件。在旁路模式下，器件通过一个旁路寄存器将编程数据从 TDI 管脚传至 TDO 管脚，即通过TDI送入器件的配置数据会在一个时钟周期之后呈现在TDO上。而如果将TDO端口输出的数据再次接入另个器件的TDI端口，则能够直接对下一个器件进行调试了。而每一个器件都有其JTAG ID，通过JTAG ID能够辨识具体调试哪个器件。在图xxx（上图）可以看到，由USB Blaster的TDO输出的数据首先是接入到了HPS的TDI端口，然后由HPS的TDO端口流出的数据又接到了FPGA的TDI端口上，最后数据再由FPGA的TDO端口流出，回到USB Blaster的TDI端口，形成了完整的数据回路。当需要通过Quartus Programer来配置或调试FPGA部分时，会设置直接旁路HPS部分，由HPS的TDI端口流入的数据会在一个时钟周期后出现在HPS的TDO端口上，再进入HPS的TDO端口所连接的FPGA的TDI端口。从而向FPGA的各个寄存器中写入或读取出数据，通过FPGA的TDO端口输出，流入到USB Blaster的TDI端口，完成对FPGA的调试。当需要通过DS-5中的仿真器来调试HPS部分时，会设置直接旁路FPGA部分，由HPS的TDI端口流入的数据直接作用在HPS上，对HPS的相应的寄存器进行读写，结果数据从HPS的TDO端口流出，再流入FPGA的TDI端口，由于此时FPGA的JTAG功能处于旁路状态，TDI端口流入的数据会直接由FPGA的TDO端口流出，进入USB Blaster的TDI端口，完成对HPS的调试。 4
举报淘帖0 只看该作者相关推荐 • LoRa天线电路设计四大要点 1839 • MOS管驱动电路设计秘籍（工作原理+电路设计+问题总结） 7745 • MOS管驱动电路设计秘籍（工作原理+电路设计+问题总结） 3579 • 【工程源码】基于FPGA的Altera SOC更改Qsys后重新生成hps_0.h文件 1444 • 【工程源码】基于FPGA的SoC使用DS-5控制FPGA侧逻辑时的相关操作 2037 • FPGA最小系统的下载配置与调试接口电路设计 1489 • FPGA板级电路设计的五要素 3444 • 电路设计[FPGA]设计经验分享 2505 • JTAG电路设计规范 2593 • 美资安防公司高薪招聘：FPGA设计工程师，模拟电路设计工... 3031