完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
现在研二,觉得Verilog挺有意思的,就自学了FPGA,没做过项目,今年秋招就业,有什么FPGA的项目可以帮助自己在应聘时拿到offer,FPGA的就业形势也不了解,知乎上很多都是喷FPGA的,心理没底,希望前辈都过来指点一下,谢谢
|
|
相关推荐
2个回答
|
|
FPGA项目经验还是挺重要的
|
|
|
|
暂时只想到这些。
--------以下为个人经验,大神勿锤-------- 00。笔试和面试(应届生) a. 笔试:以FPGA底层结构基础和Verilog实现基本功能为主(计数器、加法、乘法的优化设计,复位设计等) b. 面试:参考以下内容 --------(应届生)面试分割线-------- 01.谈到Verilog就无法避开FPGA,所以对FPGA需要具备背景了解。FPGA的厂商、产品树及开发软件,FPGA和CPLD的区别等。 02.IP核的应用及开发不涉及,有的话最好主动说一下自己的开发经历。基本IP核是PLL/MMCM,其他包括SRIO/GTX/AURORA/PCIe/网口等。 03.做过的设计,哪怕是学习的教程,做好归纳总结,毕竟UART这些属于必备技能。可以谈一下开发技巧或者难点,学会了就是自己的。 04.以下,如算法优化、加速设计、图形图像及视频处理,学习或者参与的话更好。 05.面试前可以不会仿真,但是工作后尽量会。VHDL在工作N年后尽量学一点。 --------题外话-------- 00.完成论文答辩。 01.多看看研究生阶段关于FPGA设计的论文,作为知识储备。 02.Verilog仅仅是入门,后续工作会涉及IP核的应用(需要具备相关的技术知识,如网络通信或者PCIe),以及嵌入式端的程序开发。 03.其他和FPGA相关,但是和Verilog相关性不是特别大的部分(针对Xilinx): a. 嵌入式开发/PS开发,以嵌入式为主;(Altera的话是NIOS-II的开发) b. HighLevelSynthesis,简称HLS,高层次综合,主要用于C/C++算法在PL端的移植实现; c. System Verilog,没用过。 --------以上为个人经验,大神勿锤-------- 评分
|
||
1 条评论
|
||
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1559 浏览 1 评论
1335 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
1544 浏览 0 评论
927 浏览 0 评论
2341 浏览 0 评论
1465 浏览 35 评论
5676 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-26 06:11 , Processed in 0.695151 second(s), Total 87, Slave 66 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号