发帖

【优惠升级】华秋PCB首单最高立减100元，再返2000元优惠券！！！

[问答]

我在使用Quartus时，出现错误“实例化了一个未定义的实体”

18216 FPGA

问答对人有帮助，内容完整，我也想知道答案 0 我遇到的错误： Error (12006): Node instance "count" instantiates undefined entity "vDFF". Ensure that required library paths are specified correctly, define the specified entity, or change the instantiation. If this entity represents Intel FPGA or third-party IP, generate the synthesis files for the IP. ---------------------------------------------------------------------------------- 我的源程序：gg.vhd文件如下 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use work.ff.all; entity gg is generic( n: integer := 4 ); port( clk, rst: in std_logic; output: buffer std_logic_vector(n-1 downto 0) ); end gg; architecture impl of gg is signal nxt: std_logic_vector(n-1 downto 0); begin nxt <= (others=>'0') when rst else output+1; count: vDFF generic map(n) port map(clk, nxt, output); end impl; 复制代码 --------------------------------------------------------------------- 我的package：ff.vhd文件如下 library ieee; package ff is use ieee.std_logic_1164.all; component vDFF is generic( n: integer := 1 ); -- width port( clk: in std_logic; D: in std_logic_vector( n-1 downto 0 ); Q: out std_logic_vector( n-1 downto 0 ) ); end component; end package; library ieee; use ieee.std_logic_1164.all; entity vDFF is generic( n: integer := 1 ); port( clk: in std_logic; D: in std_logic_vector( n-1 downto 0 ); Q: out std_logic_vector( n-1 downto 0 ) ); end vDFF; architecture impl of vDFF is begin process(clk) begin if rising_edge(clk) then Q <= D; end if; end process; end impl; 复制代码 ------------------------------------------------------------------- 我将ff.vhd 放在了quartus的安装目录下。每次仿真都出现同样错误，我需要调整我的代码，还是quartus的设置。 0 已退回10积分
2019-11-6 22:47:57　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报 HAN 相关推荐 • 如何解决未定义的参考错误？ 454 • 在UCOSIII中移植LWIP错误提示未定义 824 • 未定义的function引用 2192 • 未定义的标识符“LATDbits”和未定义的标识符“TRISDbits”错误 2862 • 写公式时出现HB未定义，请问怎么去解决？ 755 • labview公式节点未定义变量 15222 • 错误：未定义的原始设备 2747 • 为什么会说我未定义？应该怎么解决？ 1390 • 定时器没有进中断而且一直进行未定义指令 1225 • 编译的时候出现符号未定义，怎么搞？？？ 8932 2个回答

答案对人有帮助，有参考价值 0 帮顶一下，坐等大神解答

2019-11-7 11:11:29 评论举报李玉鑫

答案对人有帮助，有参考价值 0 use work.ff.all; 确定ff.vhd是放在安装目录的work文件夹下？

2020-1-8 10:38:23 评论举报伊志勇

撰写答案

你正在撰写答案

如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。侵权投诉

我要提问

精选推荐

如何使用CAN通信如何实现对变频器的控制？

1802 浏览 1 评论
想请教一下华芯拓远的工程师关于ASIC芯片调试软件的问题

1540 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？

1757 浏览 0 评论
FPGA做深度学习能走多远？

959 浏览 0 评论
奇怪的CPLD问题：能下载，不工作

2544 浏览 0 评论

热门帖

高速总线背板设计

1572 浏览 39 评论
新技术VPX VME64总线介绍

5804 浏览 113 评论

快速回复 返回顶部 返回列表

关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作: 刘勇; 联系电话：15994832713; 邮箱地址：liuyong@huaqiu.com

社区管理: elecfans短短; 微信：elecfans_666; 邮箱：users@huaqiu.com

【优惠升级】华秋PCB首单最高立减100元，再返2000元优惠券！！！

返回 FPGA|CPLD|ASIC论坛

回复

关闭

站长推荐 /6

快速回复 返回顶部 返回列表

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航