如何对DSP设计进行实时分析？

1584 FPGA VSA FFT

问答对人有帮助，内容完整，我也想知道答案 0 随着 FPGA 在数字通信设计领域（蜂窝基站、卫星通信和雷达）的高性能信号处理电路中成为可行的选择,分析和调试工具必须包括能帮助您在最短时间内得到电路最佳性能的新技术。 0
2019-11-1 07:54:28　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × jerry1978 该类别下有 6 个回答。邀请回答唯安an 该类别下有 5 个回答。邀请回答 liese 该类别下有 4 个回答。邀请回答 vnwueurw 该类别下有 4 个回答。邀请回答 h1654155957.9852 该类别下有 4 个回答。邀请回答 LY90186 该类别下有 4 个回答。邀请回答 hjh22678 该类别下有 4 个回答。邀请回答 vtwterwer 该类别下有 4 个回答。邀请回答 ChristineGu 该类别下有 4 个回答。邀请回答 bei232 该类别下有 4 个回答。邀请回答 diaoshayu 该类别下有 4 个回答。邀请回答 nyvvhxcs 该类别下有 4 个回答。邀请回答周小舟1 该类别下有 4 个回答。邀请回答 LynnQ 该类别下有 3 个回答。邀请回答 nvski 该类别下有 3 个回答。邀请回答 ben233 该类别下有 3 个回答。邀请回答报纸弟弟麦花该类别下有 3 个回答。邀请回答 nvywyer 该类别下有 3 个回答。邀请回答胡德胜快回答该类别下有 3 个回答。邀请回答 qinghong325 该类别下有 3 个回答。邀请回答举报范云力相关推荐 • 如何用FPGA动态探头与数字VSA对DSP进行实时分析？ 1240 • TI DSP实时操作系统 2438 • 逻辑定时分析仪和逻辑状态分析仪的区别是什么？ 1825 • 关于数据采集过程中的弹出窗口的问题 2930 • 在C6713板子上基于DSP/BIOS的程序如何调试 2742 • 如何去实现对DSP系统的实时通信控制？ 853 • 如何进行I/Q信号解调分析？ 2542 • 为什么说提高存储深度可以提高示波器同时分析高频和低频 3132 • 如何对采集到的信号实时就行频谱分析？ 2890 • dsp与labview进行串口实时通信，每次接受的数据存在数组里还是存在队列里呢？ 1918 2个回答

答案对人有帮助，有参考价值 0 虽然现在已经有多种连接仿真与射频模拟信号的信号分析工具,但重要的是要能够测量 FPGA 子电路中的信号质量［谱图、I-Q 星座图、误差矢量幅度（EVM）］。将安捷伦（Agilent）的 89601A 矢量信号分析（VSA）软件与逻辑分析仪产品（1680、1690 和 16900 家族）连接构成数字 VSA 工具。当这一工具与Xilinx ChipScope Pro 及 Agilent 跟踪内核一起使用时,就能快速和容易地对 FPGA 设计中的任何地方进行信号分析。我们将在本文中说明这一组合工具是如何工作的 , 以及如何帮助您从基于Xilinx DSP的电路获取最多。数字 VSA VSA 用基于快速傅立叶变换（FFT）的数据处理提供时域和频域显示及测量组合。图 1 是典型的 VSA 显示,其主要内容包括 I-Q 星座图（左上）、幅度谱（左下）、误差矢量（右上）和测量结果（右下）。在测量结果部分显示 EVM,该值是调制信号质量的主要指示器。

2019-11-1 14:53:38 评论举报陈敏杰

答案对人有帮助，有参考价值 0 通过从捕获数据中抽取 I-Q 符号计算EVM;符号是由 QPSK、QAM 或其它调制方案定义星座图中的网格点。在抽取被测信号后,即可使用符号序列建立被称为“参考”信号的理想（理论上完美）信号。把各被测信号与参考信号比较,差值称为误差矢量（误差包含 I 和 Q,或幅度和相位成份）。组合各次捕获的误差矢量,即完成一次 EVM 测量。虽然这一分析软件的最初目的是用于分析模拟射频信号,但它是在独立于硬件的基于 PC的软件包中完成的开发。由于 Agilent 逻辑分析仪也是基于 PC的,因此把 VSA 软件扩展至连接逻辑分析仪是很容易的。数字基带和 IF 信号是模拟信号的表述形式。与其用仪器通过把信号数字化执行 FFT 分析（如射频信号分析仪）,还不如从一开始就使用数字信号。这些模拟信号的数字版本可在逻辑分析仪中以图形风格的波形显示,这很像是示波器的显示（如图 2 所示）。正如您所看到的,当对总线同步采样,并且采样率符合Nyquist 要求时,逻辑分析仪就能捕获到“刚逝”或“即至”模拟信号的足够精确版本。 FPGA 动态探头当 FPGA 动态探头与ChipScope Pro 分析仪一道工作时,即可访问 DSP 设计的任何部分,并且不需要重编译。经简化的数字无线电发送器设计被接到 Agilent 跟踪内核（ATC2）,该内核是一个开关 MUX,它通过ChipScope Pro 内核插入器融入设计中。在内核插入期间,您可选择连接至跟踪内核的内部网络,以及将用于接至 MUX 输出的物理焊盘。这些焊盘再通过电路板的走线接到逻辑分析仪探头。逻辑分析仪通过 JTAG 控制 FPGA（下载位图文件和选择线排）。在您选择新线排时,逻辑分析仪自动重配置自身,以符合现在连接至探头的网名。

2019-11-1 14:53:41 评论举报王颖群