完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
您好,本人最近一直在用AD9920芯片做一款PAL 制式 CCD的开发,想寻求一份官方示例解决方案。
36MHz 邮箱:hexingkuan@sina.com 另外还有两个问题:1、看之前有朋友提问,PBLK后会有9个周期延时,目前测通过逻辑分析仪测我的项目里,数字输出数据确实和全为0的BLK期间存在10个周期延时,请问确实是这个原因吗? 2、将采集到的数据放在matlab里处理拼接,可见明显斜纹噪声。据说这个和DATACLK的位置有关系吗? 万分感谢,诚盼回复 |
|
相关推荐
|
|
只有小组成员才能发言,加入小组>>
ADP5092 SYS端口为2.09V,但是REG_OUT为0是什么原因?
1724 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时,读到电压与实际值误差小,但为负值值,误差就变的很大
4110 浏览 2 评论
8817 浏览 1 评论
3037 浏览 1 评论
6965 浏览 2 评论
ADC3442采集,分析数据出现有规则毛刺,请问是哪方面的问题啊?
1174浏览 3评论
AD7190状态寄存器一直是0x80,连续转换模式下RDY不拉低
1473浏览 2评论
1403浏览 2评论
1147浏览 1评论
1017浏览 1评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-25 19:24 , Processed in 1.089106 second(s), Total 76, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191