什么是SoC验证平台自动化电路仿真侦错功能？

712 RTL

问答对人有帮助，内容完整，我也想知道答案 0 随着系统芯片(SoC)设计的体积与复杂度持续升高，验证作业变成了瓶颈：占了整个SoC研发过程中70%的时间。因此，任何能够降低验证成本并能更早实现验证sign-off的方法都是众人的注目焦点。 0
2019-8-26 07:06:04　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × jerry1978 该类别下有 6 个回答。邀请回答唯安an 该类别下有 5 个回答。邀请回答周小舟1 该类别下有 4 个回答。邀请回答 liese 该类别下有 4 个回答。邀请回答 h1654155957.9852 该类别下有 4 个回答。邀请回答 LY90186 该类别下有 4 个回答。邀请回答 hjh22678 该类别下有 4 个回答。邀请回答 vnwueurw 该类别下有 4 个回答。邀请回答 vtwterwer 该类别下有 4 个回答。邀请回答 ChristineGu 该类别下有 4 个回答。邀请回答 bei232 该类别下有 4 个回答。邀请回答 diaoshayu 该类别下有 4 个回答。邀请回答 nyvvhxcs 该类别下有 4 个回答。邀请回答 ben233 该类别下有 3 个回答。邀请回答 liaosanguo 该类别下有 3 个回答。邀请回答 nvywyer 该类别下有 3 个回答。邀请回答 yunhanuser 该类别下有 3 个回答。邀请回答胡德胜快回答该类别下有 3 个回答。邀请回答 fen556 该类别下有 3 个回答。邀请回答 jfuwre 该类别下有 3 个回答。邀请回答举报辛太励相关推荐 • SoC FPGA进军工厂自动化应用 1944 • SoC验证平台的FPGA综合怎么实现？ 1357 • SoC验证未来将朝什么方向发展？ 2232 • 求一种数模混合SoC设计协同仿真的验证方法 1196 • 工业电气自动化及电工电子技能考核实训平台有哪些技术指标 1391 • 如何对多总线自动化测试系统进行测试验证？ 1499 • 北京急聘高级仿真验证工程师 1928 • proteus的电路仿真和虚拟模型仿真的区别是什么？ 14138 • 工业自动化系统的原理及挑战说明 3393 • 怎样去构建一种SoC系统验证平台？ 1718 2个回答

答案对人有帮助，有参考价值 0 *工业技术研究院(工研院,ITRI)在今年的设计自动化大会(2011DAC)提出的案例研究，提出一种能够显著提升客制化FPGA原型板验证效率的创新方法，自动化现有的电路仿真(in-circuitemulation)侦错功能，并提供更高的FPGA能见度。这个以FPGA为基础的SoC验证平台对工研院而言是前景看好的崭新领域，对其支持*IC设计产业新技术领域的研发工作助益良多。案例研究：高效能的多媒体SoC平台这款SoC设计是高效能的Android兼容多媒体SoC平台。配置了AXI、AHB与APB总线，供通讯使用；由工研院(PACDSPs、EMDMA与DDR2控制器)设计的高效能客制化IP组件连结至AXI总线，加速H.264视讯编译码器(videocodec)等多媒体应用软件的执行。包括ARM、SDRAM、DMA、SRAM、Ethernet与LCD在内的标准IP组件连结至AHB总线，适合于一般应用。最后，UART、Timer、I2S、I2C与Watchdog等低频率的IP区块(block)则连结至APB总线。下列案例研究说明了工研院与思源科技工程师如何合作，使用思源科技ProtoLinkProbeVisualizer，克服工研院SoC设计中出现的验证挑战。这个与音效功能相关的问题是：在FPGA原型板未激活OS的状况下，功能正常运作(可录音与播放)；但如果在原型板上启用Linux，功能就无法正常运作。在FPGA原型环境中，要使用传统的侦错方法排除这类问题是相当困难的。FPGA的能见度仅局限在少数的讯号与时脉周期内，无法提供足够的信息找出错误所在。而因为激活OS(例如Linux)耗费的时间相当长，想透过缓存器转换阶层(RTL)仿真来解决问题也行不通。由于问题的成因可能在于软件、硬件或驱动程序，因此要确实找出问题的根本原因是一项考验。与众不同的作法要简化侦错作业，就需要更高效率的验证方法。ProtoLinkProbeVisualizer是新的原型验证环境，采用以软件为基础的方法，可以从RTL设计阶段开始到最终的设计实现阶段，都提供高水平的设计能见度，可全面加速侦错作业的进行。工研院起初担心其客制化原型板可能无法符合思源科技ProtoLinkProbeVisualizer的接口需求，而思源科技工程师在进行几项快速测试之后，证明工研院客制化原型板上的标准J连接器可顺利地与执行ProbeVisualizer软件的工作站连结。只需在原型板上新增锁相回路(PLL)，提供所需的取样时脉(samplingclock)即可。FPGA的设置流程相当简单，可轻松整合至现有的程序(script)中，自动选取大约100个探测讯号(probedsignal)，就能见度来说，已比过去的方法提升6倍之多。此外，所有的探测资料都可储存在外接的2GB探测讯号内存中而不占用FPGA资源，真正额外需要的探测逻辑(probelogic)也仅占用FPGA的2%，可说相当的少。外接内存的资料容量可储存充足长度的时脉周期，让工程师能够确实掌握软件、硬件与驱动程序间的关系。工研院团队透过思源科技Verdi自动侦错系统的进阶观察、追踪与分析功能，来使用储存的探测资料进行侦错作业。在经过多次重复侦错之后，发现了两个问题：1)USB中断(USBinterrupt)长时间锁住ARM，因此I2S内的FIFO是空的，因而造成问题；2)定时中断(Timerinterrupt)的优先级高于DMA中断，因此再一次造成I2S内的FIFO是空的。工研院工程师使用思源科技软件的侦错功能，进一步分析设计行为，仅管表现出来是共通的错误征兆，工程师还是能够迅速发现这些错误的根本成因是源于两种不同的情况。此外，观察额外的关键讯号是侦错时必需的，但这些讯号多半不在原始探测清单中。工研院工程师透过ProbeVisualizer迅速的探测ECO流程，在10分钟内就可新增10个新讯号，而且不用重新编译整个设计。相对传统的侦错方法需要在RTL拖曳新讯号，并且针对这个特定的设计重新执行合成(synthesis)以及布局与绕线作业，约需花上2至3个小时，因此这方面的革新省下了大量的时间。工程师能够轻松地将所需额外的RTL探测讯号由Verdi侦错环境拖曳至ProbeVisualizer。这套系统会自动建立RTL至逻辑闸层(RTL-to-gatelevel)的讯号对应关系,所以可直接在FPGA布局与绕线档案上迅速执行部份绕线作业来看到新增的探测讯号，大幅缩短侦错作业时间，所以能在短时间内处理多重侦错工作阶段(debugsession)。而对设计中使用的“黑盒子”IP区块，也只需EDIF名称，就可以进行探测ECO流程。

2019-8-26 16:18:33 评论举报周芳卿

答案对人有帮助，有参考价值 0 评估结果工研院工程师在修正问题并成功试产设计之后，检讨了项目实际耗费的时间，并评估了这个新的FPGASoC原型验证方法的成果。进行RTL设计、仿真、通讯协议验证与FPGA设计实现的时间约为2个月。在驱动程序移植(driverporting)上所花费的时间则短了许多，大约只有2个星期。工程师随后又花了2个月的时间进行验证作业，试图透过硬件逻辑分析器检查FPGA内部讯号解决音效问题，同时也在音效驱动程序中增加观察点，以连结并企图找出问题。这种传统的FPGA侦错方法，需要的时间和设计研发的时间一样长，然而对工研院团队而言，相当令人沮丧的是结果仍然一无所获。不过，在经过思源科技提供的应用软件教育训练/支持课程及一星期的实作经验后，工研院工程师使用ProtoLinkProbeVisualizer，在短短一星期的时间内就厘清了两大问题！对工研院而言，ProtoLinkProbeVisualizer是一种相当有效的FPGA原型板侦错方法。工程师再也不必局限在传统的侦错方法，而且在实时应用软件中增加观察点也可能会造成其它问题。透过维持原有软件并监测更多FPGA讯号在数百万时脉周期内的实时RTL行为，使用者可以获得所需的能见度，更完美的掌握、更轻松地侦错设计的问题。总合来说，思源科技ProbeVisualizer透过以软件为基础的创新方法，改变了原型板验证的方法，实现丰富、实时的设计能见度，并且让原型板能使用Verdi的侦错威力，使原型板侦错时间比传统的方法大幅缩短一半。这种侦错作业生产力与整体验证效率的提升，不仅能协助工研院在更早期的SoC研发流程中配置FPGA原型，并且能迅速移转至搭载最新FPGA技术的新一代原型板上，充分运用最新FPGA技术的优势。

2019-8-26 16:18:40 评论举报王志强