1.Found clock-sensitive change duringactive clock edge at time
原因:vector source file 中时钟敏感信号(如:数据,允许端,清零,同步加 载等) 在时钟的边缘同时变化.而时钟敏感信号是不能在时钟边沿变化的.其后 果为导 致结果不正确.
措施:编辑 vector sourcefile
2.Verilog HDL assignment warning at : truncated with size to match size of target(
原因:在 HDL 设计中对目标的位数进行了设定,如:reg[4:0] a;而默认为32 位, 将位数裁定到合适的大小
措施:如果结果正确,无须加以修正,如果不想看到这个警告,可以改变设定的位 数
3.All reachable assignments to data_out(10)assign '0', register removed by optimization
原因:经过综合器优化后,输出端口已经不起作用了
4.Following 9 pins have nothing, GND, orVCC driving datain port -- changes to this connectivity may change fittingresults
原因:第 9 脚,空或接地或接上了电源
措施:有时候定义了输出端口,但输出端直接赋‘0’,便会被接地,赋‘1’接电源. 如果你的设计中这些端口就是这样用的,那便可以不理会这些 warning
5.Found pins ing as undefined clocks and/ormemory enables
原因:是你作为时钟的 PIN 没有约束信息.可以对相应的 PIN 做一下设定就行了.主要是指你的某些管脚在电路当中起到了时钟管脚的作用,比如flip-flop 的 clk 管脚,而此管脚没有时钟约束,因此 QuartusII 把“clk”作为未定义的时钟. 措施:如果 clk 不是时钟,可以加“not clock”的约束;如果是,可以在 clock setting 当中加入;在某些对时钟要求不很高的情况下,可以忽略此警告或在这 里 改:Assignments>Timinganalysissettings...>Individualclocks...>...
6.Timing characteristics of deviceEPM570T144C5 are preliminary
原因:因为 MAXII 是比較新的元件在 QuartusII 中的時序并不是正式版的,要 等 Service Pack
2
措施:只影响 Quartus 的 Waveform
7.Warning: Clock latency analysis for PLLoffsets is supported for the current device family, but is not enabled
措施:将 setting 中的 timing Requirements&Option-->More TimingSetting-->setting-->Enable Clock Latency 中的 on 改成 OFF
8.Found clock high time violation at 14.8ns on register "|counter|lpm_counter:count1_rtl_0|dffs[11]"
原因:违反了 steup/hold 时间,应该是后仿真,看看波形设置是否和时钟沿符合 steup/hold 时间
措施:在中间加个寄存器可能可以解决问题
9.warning: circuit may not operate.detected46 non-operational paths clocked by clock clk44 with clock skew larger thandata delay
原因:时钟抖动大于数据延时,当时钟很快,而 if 等类的层次过多就会出现这种 问题,但这个问题多是在器件的最高频率中才会出现
措施:setting-->timingRequirements&Options-->Default required fmax 改 小一些,如改到 50MHZ
10. Design contains inputpin(s) that do not drive logic
原因:输入引脚没有驱动逻辑(驱动其他引脚),所有的输入引脚需要有输入逻辑
措施:如果这种情况是故意的,无须理会,如果非故意,输入逻辑驱动.
11.Warning:Found clock high time violationat 8.9ns on node 'TEST3.CLK'
原因:FF 中输入的 PLS 的保持时间过短
措施:在 FF 中设置较高的时钟频率
12.Warning: Found 10 node(s) in clock pathswhich may be acting as ripple and/or gated clocks -- node(s) analyzed a***uffer(s) resulting in clock skew
原因:如果你用的 CPLD 只有一组全局时钟时,用全局时钟分频产生的另一个时 钟在布线中当作信号处理,不能保证低的时钟歪斜(SKEW).会造成在这个时钟 上 工作的时序电路不可靠,甚至每次布线产生的问题都不一样.
措施:如果用有两组以上全局时钟的FPGA 芯片,可以把第二个全局时钟作为另 一个时钟用,可以解决这个问题.
3
13.Critical Warning: Timing requirementswere not met. See Report window for details.
原因:时序要求未满足,
措施:双击 CompilationReport-->Time Analyzer-->红色部分(如 clock setup:'clk'等)-->左键单击 list path,查看 fmax 的SLACK REPORT 再根据提示 解决,有可能是程序的算法问题
14.Can't achieve minimum setup and holdrequirement along path(s). See Report window for details.
原因:时序分析发现一定数量的路径违背了最小的建立和保持时间,与时钟歪斜 有关,一般是由于多时钟引起的措施:利用 Compilation Report-->TimeAnalyzer-->红色部分(如 clockhold:'clk'等),在 slack 中观察是 hold time 为负值还是 setup time 为负值, 然后在:Assignment-->AssignmentEditor-->To 中增加时钟名(from
node finder),Assignment Name 中增加和多时钟有关的 Multicycle 和 Multicycle Hold 选项,如 hold time 为负,可使 Multicycle hold 的值 >multicycle,如设为 2 和 1.
15: Can't analyze file -- fileE://quartusii/*/*.v is missing
原因:试图编译一个不存在的文件,该文件可能被改名或者删除了
措施:不管他,没什么影响
16.Warning: Can't find signal in vectorsource file for input pin whole|clk10m
原因:因为你的波形仿真文件(vector source file )中并没有把所有的输入
信号(input pin)加进去,对于每一个输入都需要有激励源的
17.Error: Can't name logic scfifo0 ofinstance "inst"--function has same name as current design file
原因:模块的名字和 project 的名字重名了
措施:把两个名字之一改一下,一般改模块的名字
18.Warning: Using design file lpm_fifo0.v,which is not specified as a design file for the current project, but containsdefinitions for 1 design units and 1 entities in project Info: Found entity 1:lpm_fifo0
原因:模块不是在本项目生成的,而是直接 copy 了别的项目的原理图和源程序 而生成的,而不是用 QUARTUS 将文件添加进本项目
4
措施:无须理会,不影响使用
19.Timing characteristics of device arepreliminary
原因:目前版本的 QuartusII 只对该器件提供初步的时序特征分析
措施:如果坚持用目前的器件,无须理会该警告.关于进一步的时序特征分析会 在后续版本的 Quartus 得到完善.
20.Timing Analysis does not support theanalysis of latches as synchronous elements for the currently selected devicefamily
原因:用analyze_latches_as_synchronous_elements setting 可以让Quaruts II 来分析同步锁存,但目前的器件不支持这个特性措施:无须理会.时序分析可 能将锁存器分析成回路.但并不一定分析正确.其后果可能会导致显示提醒用户: 改变设计来消除锁存器
21.Warning:Found xx output pins withoutoutput pin load capacitance assignment
原因:没有给输出管教指定负载电容
措施:该功能用于估算 TCO 和功耗,可以不理会,也可以在Assignment Editor 中 为相应的输出管脚指定负载电容,以消除警告
22.Warning: Found 6 node(s) in clock pathswhich may be acting as ripple and/or gated clocks -- node(s) analyzed a***uffer(s) resulting in clock skew
原因:使用了行波时钟或门控时钟,把触发器的输出当时钟用就会报行波时钟, 将组合逻辑的输出当时钟用就会报门控时钟
措施:不要把触发器的输出当时钟,不要将组合逻辑的输出当时钟,如果本身如 此设计,则无须理会该警告
23.Warning (10268): Verilog HDL informationat lcd7106.v(63): Always Construct contains both blocking and non-blockingassignments
原因: 一个 always 模块中同时有阻塞和非阻塞的赋值
24.Warning: Can't find signal in vectorsource file for input pin |whole|clk10m
原因：这个时因为你的波形仿真文件（ vector source file ）中并没有把所有的输入信号(input pin)加进去， 对于每一个输入都需要有激励源的
在 QuartusII 下进行编译和仿真的时候,会出现一堆 warning,有的可以忽略,有 的却需要注意,虽然按 F1 可以了解关于该警告的帮助,但 有时候帮助解释的仍
5
然不清楚,大家群策群力,把自己知道和了解的一些关于警告的问题都说出来讨论一下,免得后来的人走弯路.上面是我收集整理的一些,有些是自己的经验,有 些是网友的,希望能给大家一点帮助,如有不对的地方,请指正,如果觉得好,请版 主给点威望吧,谢谢
1.Found clock-sensitive change duringactive clock edge at time
原因：vector source file 中时钟敏感信号（如：数据，允许端，清零，同步加载等）在时钟的边缘同时变化。而时钟敏感信号是不能在时钟边沿变化的。其 后果为导致结果不正确。
措施：编辑 vector source file
2.Verilog HDL assignment warning at: truncated value with size to match size oftarget (
原因:在 HDL 设计中对目标的位数进行了设定,如:reg[4:0] a;而默认为32 位, 将位数裁定到合适的大小
措施:如果结果正确,无须加以修正,如果不想看到这个警告,可以改变设定的位 数
3.All reachable assignments to data_out(10)assign '0', register removed by optimization
原因:经过综合器优化后，输出端口已经不起作用了
4.Following 9 pins have nothing, GND, orVCC driving datain port -- changes to this connectivity may change fittingresults
原因:第 9 脚，空或接地或接上了电源
措施:有时候定义了输出端口，但输出端直接赋‘0’，便会被接地，赋‘1’接 电源。如果你的设计中这些端口就是这样用的，那便可以不理会这些 warning
5.Found pins functioning as undefinedclocks and/or memory enables
原因:是你作为时钟的 PIN 没有约束信息。可以对相应的 PIN 做一下设定就行了。 主要是指你的某些管脚在电路当中起到了时钟管脚的
作用，比如 flip-flop 的clk 管脚，而此管脚没有时钟约束，因此 QuartusII 把“clk”作为未定义的时钟。
措施:如果 clk 不是时钟，可以加“not clock”的约束；如果是，可以在 clock setting 当中加入；在某些对时钟要求不很高的情况下，可以忽略此警告或在这里修改:Assignments>Timing analysis settings...>Individualclocks...>...
6
注意在 Applies to node 中只用选择时钟引脚一项即可，required fmax 一般比 所要求频率高 5%即可，无须太紧或太松。
6.Timing characteristics of deviceEPM570T144C5 are preliminary
原因:因为 MAXII 是比較新的元件在 QuartusII 中的時序並不是正式版的,要 等 Service Pack
措施:只影响 Quartus 的 Waveform
7.Warning: Clock latency analysis for PLLoffsets is supported for the current device family, but is not enabled
措施:将 setting 中的 timing Requirements&Option-->More TimingSetting-->setting-->Enable Clock Latency 中的 on 改成 OFF
8.Found clock high time violation at 14.8ns on register "|counter|lpm_counter:count1_rtl_0|dffs[11]"
原因:违反了 steup/hold 时间，应该是后仿真，看看波形设置是否和时钟沿符合 steup/hold 时间
措施:在中间加个寄存器可能可以解决问题
9.warning: circuit may not operate.detected46 non-operational paths clocked by clock clk44 with clock skew larger thandata delay
原因:时钟抖动大于数据延时,当时钟很快，而 if 等类的层次过多就会出现这种 问题,但这个问题多是在器件的最高频率中才会出现
措施：setting-->timingRequirements&Options-->Default required fmax 改 小一些，如改到 50MHZ
10.Design contains inputpin(s) that do not drive logic
原因:输入引脚没有驱动逻辑(驱动其他引脚）,所有的输入引脚需要有输入逻辑
措施:如果这种情况是故意的,无须理会,如果非故意,输入逻辑驱动.
11.Warning：Found clockhigh time violation at 8.9ns on node 'TEST3.CLK'
原因：FF 中输入的 PLS 的保持时间过短
措施：在 FF 中设置较高的时钟频率
12.Warning: Found 10 node(s) in clock pathswhich may be acting as ripple and/or gated clocks -- node(s) analyzed a***uffer(s) resulting in clock skew
7
原因:如果你用的 CPLD 只有一组全局时钟时，用全局时钟分频产生的另一个时钟在布线中当作信号处理，不能保证低的时钟歪斜(SKEW)。会造成在这个时钟上 工作的时序电路不可 靠，甚至每次布线产生的问题都不一样。
措施:如果用有两组以上全局时钟的FPGA 芯片，可以把第二个全局时钟作为另 一个时钟用，可以解决这个问题。
13.Critical Warning: Timing requirementswere not met. See Report window for details.
原因：时序要求未满足，
措施：双击 Compilation Report-->TimeAnalyzer-->红色部分（如 clock setup:'clk'等）-->左键单击 list path,查看 fmax 的 SLACK REPORT 再根据提 示解决,有可能是程序的算法问题或 fmax 设置问题
14.Warning: Can't find signal in vectorsource file for input pin |whole|clk10m
原因：这个时因为你的波形仿真文件（ vector source file ）中并没有把所有的输入信号(input pin)加进去， 对于每一个输入都需要有激励源的
15.Can't achieve minimum setup and holdrequirement along path(s). See Report window fordetails.
原因：时序分析发现一定数量的路径违背了最小的建立和保持时间，与时钟歪斜 有关,一般是由于多时钟引起的
措施：利用 Compilation Report-->TimeAnalyzer-->红色部分（如 clock hold:'clk'等），在 slack 中观察是 hold time 为负值还是 setup time 为负值， 然后在：Assignment-->AssignmentEditor-->To 中增加时钟名(from node finder)，Assignment Name 中增加和多时钟有关的 Multicycle 和 Multicycle Hold 选项，如 hold time 为负，可使 Multicycle hold 的值>multicycle,如设 为 2 和 1。
16: Can't analyze file -- fileE://quartusii/*/*.v is missing
原因：试图编译一个不存在的文件，该文件可能被改名或者删除了
措施：不管他，没什么影响
17.Warning: Can't find signal in vectorsource file for input pin |whole|clk10m
原因：因为你的波形仿真文件（ vector source file ）中并没有把所有的输入信号(input pin)加进去， 对于每一个输入都需要有激励源的
8
18.Error: Can't name logic function scfifo0of instance "inst" -- function has same name as current design file
原因：模块的名字和 project 的名字重名了
措施：把两个名字之一改一下，一般改模块的名字
19. Warning: Using design file lpm_fifo0.v,which is not specified as a design file for the current project, but containsdefinitions for 1 design units and 1 entities in project Info: Found entity 1:lpm_fifo0
原因：模块不是在本项目生成的，而是直接 copy 了别的项目的原理图和源程序而生成的，而不是用 QUARTUS 将文件添加进本项目
措施：无须理会，不影响使用
20. Timing characteristics of device are preliminary
原因：目前版本的 QuartusII 只对该器件提供初步的时序特征分析
措施：如果坚持用目前的器件，无须理会该警告。关于进一步的时序特征分析会 在后续版本的Quartus 得到完善。
21. Timing Analysis does not support theanalysis of latches as synchronous elements for the currently selected devicefamily
原因：用analyze_latches_as_synchronous_elements setting 可以让Quaruts II 来分析同步锁存，但目前的器件不支持这个特性
措施：无须理会。时序分析可能将锁存器分析成回路。但并不一定分析正确。其 后果可能会导致显示提醒用户：改变设计来消除锁存器,但实际其实无关紧要
22.Warning:Found xx output pins withoutoutput pin load capacitance assignment
原因：没有给输出管教指定负载电容
解决方法：该功能用于估算 TCO 和功耗，可以不理会，也可以在 Assignment Editor 中为相应的输出管脚指定负载电容，以消除警告
0
/6 
工商网监
湘ICP备2023018690号
3799
淘帖
赞
回复
显身卡
