完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
|
|
相关推荐
1个回答
|
|
答:
1、保证高速线的Hold time和Set time等延时要求,需做调长处理; 2、高速线布线需保证阻抗匹配,保证阻抗连续,尽量少打VIA控制在两个以内,同一组线需走在同一层面上,不能跨切割面; 3、保证高速线自身的防串扰要求,以及对其它敏感线的干扰要求; 4、原则上power和ground都可做参考面,若有具体要求时,严格按Design Guide要求处理。 注:单根阻抗主要和板材、板结构、布线层,以及线宽等因素有关,差分线主要和板材、板结构、布线层,以及线宽、线距等因素有关。具体的设计规则以相应的Design Guide为主。 |
|
|
|
只有小组成员才能发言,加入小组>>
4057 浏览 2 评论
8088 浏览 2 评论
13381 浏览 1 评论
如何设置才能使AD中的设置允许同一根线上摆放不同的Net Label网络?
7802 浏览 3 评论
17901 浏览 1 评论
3581浏览 0评论
VK1S68C是带键盘扫描接口的点阵LED驱动控制专用芯片适用于要求可靠/稳定/抗干扰能力强的产品。
3727浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-4 01:43 , Processed in 1.708777 second(s), Total 78, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号