完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
各位大哥，求教一下，Verilog如何实现二维数组输出。看过网上的例程，一般都是拆成一维数组输出的，但是如果数组有很多个元素，那么好像写起来很麻烦，请问有没有什么方法，可以实现。谢谢各位大哥[C] 纯文本查看 复制代码
module fsmc(input clk,inout [7:0] A,inout [15:0] D,input fsmc_nwe,input fsmc_noe,input fsmc_ne,output reg [15:0] word_data [7:0]);reg [15:0] indata;//reg [15:0] word_data [7:0];//写数据到FPGAalways@(negedge fsmc_nwe or posedge clk)beginif(fsmc_nwe==0)beginif(fsmc_ne==0)beginword_data[A]<=D; endendend[C] 纯文本查看 复制代码 reg [15:0] word_data [7:0];fsmc U3(.clk(clk),.A(ADDR),.D(DATA),.fsmc_ne(fsmc_ne),.fsmc_nwe(fsmc_nwe),.fsmc_noe(fsmc_noe),.word_data(word_data)); 
0
|
|
相关推荐
7个回答
|
|
|
8位接口输出16位数据？
|
|
|
|
|
|
有8条地址线，16条数据线
|
|
|
|
|
|
在fpga中，我想在fsmc模块中用类似于c的那种u16 word_data【64】来存储stm32发过来的数据，其他模块word_data里面的数值。但是发现Verilog中好像没法输出类似于 [15:0]word_data[7:0]这种类似于数组的东西。
|
|
|
|
|
|
不好意思，其他模块读取word_data里面的数值
|
|
|
|
|
|
请问这个问题你解决了么？我遇到了同样的问题。。
|
|
|
|
|
|
你是否有以下情况：1.花了大量时间自学，学了一大堆，却不知道有没有用？！！2.一点小问题就卡住学习进程，浪费了宝贵的学习时间？！！2.能看懂别人的代码，到自己设计时却不知道先从哪里下手？！！3.找不到工作，面试难？！！看别人有10K+薪水，而自己只有几K？！！不要犹豫了，赶紧来报班培训吧，自学没个几年根本达不到就业水平，时间就是金钱，早掌握早赚钱。明德扬专业FPGA培训，带你摆脱上面的三种情况，一对一辅导教学，您完全掌握了老师才开始下一个知识点的教学，不用担心大班教学跟不上其他学员进度，明德扬承诺能真正让你拥有独立完成任意FPGA项目的能力。就业班：10800周末班：7999网络班（线上真人教学）：599920000以下找对手，欢迎对比，了解更多请Q我821219077，竭诚为您服务。
|
|
|
|
|
|
我也碰到这个问题了，想请教下，楼主你解决了吗
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2883 浏览 3 评论
27668 浏览 2 评论
3460 浏览 2 评论
3975 浏览 4 评论
基于采用FPGA控制MV-D1024E系列相机的图像采集系统设计
2322 浏览 3 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
8566
评论
淘帖
4552
