[FPGA作品]

玩转Zynq连载4——AXI总线协议介绍2

rousong1989

2019-5-10 16:15:22 2354 Zynq AXI

`玩转Zynq连载4——AXI总线协议介绍2

2 信号描述2.1 全局信号

表2-1 全局信号

信号	来源	描述
ACLK	时钟源	全局时钟信号。所有的信号都在全局时钟的上升沿采样。
ARESETn	复位源	全局复位信号。低电平有效。

2.2 写地址通道信号

表2-2 写地址通道信号

信号	来源	描述
AWID[3:0]	主机	写地址ID。这个信号是写地址信号的唯一标识。
AWADDR[31:0]	主机	写地址。写地址总线为突发写传输的第一个有效数据传输提供地址。相关控制信号决定了后续传输的有效数据相对于第一个地址的关系。
AWLEN[3:0]	主机	突发长度。突发长度提供突发传输的数据长度。
AWSIZE[2:0]	主机	突发位宽。突发位宽提供突发传输中每个有效数据的位宽。
AWBURST[1:0]	主机	突发类型。突发类型伴随着位宽信息。
AWLOCK[1:0]	主机	锁定类型。
AWCACHE[3:0]	主机	缓存类型。
AWPROT[2:0]	主机	保护类型。
AWVALID	主机	写地址有效。这个信号指示此时传输的是有效的写地址和控制信息：1 = 地址和控制信息是有效的；0 = 地址和控制信息无效。地址和控制信息保持稳定直到地址响应信号AWREADY为高电平。
AWREADY	从机	写地址准备好。这个信号指示从机已经准备好接收地址和相关的控制信号：1 = 从机准备好；0 = 从机未准备好。

注：对于一般的应用，AWBURST、AWLOCK、AWCACHE和AWPROT通常赋一个特定的值，即设定为固定的工作模式即可。

2.3 写数据通道信号

表2-3 写数据通道信号

信号	来源	描述
WID[3:0]	主机	写ID。这个信号是写数据传输的唯一表示。WID值必须与写传输的AWID值匹配。
WDATA[31:0]	主机	写数据。写数据总线可以是8、16、32、64、128、256、512或1024bits带宽。
WSTRB[3:0]	主机	写数据有效字节数。这个信号指明写数据的每个字节数据是否写入到最终的地址中。在写数据总线中每8bit有一个WSTRB位相对应，指示该信号写入的数据字节是否更新到最终的写地址中。
WLAST	主机	最后一个数据写入指示信号。这个信号高电平时，表明一次突发写传输的最后一个数据正在传输。
WVALID	主机	写有效信号。这个信号指明写数据有效：1 = 写数据有效；0 =写数据无效。
WREADY	从机	写准备好。这个信号指明从机可以接收写数据：1 = 从机准备好；0 = 从机未准备好。

2.4 写响应通道信号

表2-4 写响应通道信号

信号	来源	描述
BID[3:0]	从机	响应ID。这是写响应的唯一标识。BID值必须与写传输的AWID值匹配。
BRESP[1:0]	从机	写响应。这个信号表明写传输的状态。可用的状态是OKAY，EXOKAY，SLVERR，和DECERR。
BVALID	从机	写响应有效信号。这个信号表明写响应是有效的：1 = 写响应有效；0 = 写响应无效。
BREADY	主机	响应准备好。这个信号表明主机可以接收响应信息。1 = 主机是准备好的；0 = 主机未准备好。

2.5 读地址通道信号

表2-5 读地址通道信号

信号	来源	描述
ARID[3:0]	主机	读地址ID。这个信号是读地址信号的唯一标识。
ARADDR[31:0]	主机	读地址。读地址总线提供一个突发读传输的初始地址。只提供了突发读传输的起始地址，其余读数据的地址通过控制信号可以计算出来。
ARLEN[3:0]	主机	突发长度。突发长度提供了突发读传输的数据个数。
ARSIZE[2:0]	主机	突发位宽。这个信号指示了突发传输的数据位宽。
ARBURST[1:0]	主机	突发类型。
ARLOCK[1:0]	主机	锁定类型。
ARCACHE[3:0]	主机	缓存类型。
ARPROT[2:0]	主机	保护类型。
ARVALID	主机	写地址有效。这个信号为高电平时，写地址和控制信息有效，并将保持稳定，直到地址响应信号ARREADY拉高。1 = 地址和控制信息有效；0 = 地址和控制信息无效。
ARREADY	从机	写地址准备好。这个信号表明从机准备好接收地址和相关的控制信号：1 = 从机准备好；0 = 从机未准备好。

2.6 读数据通道信号

表2-6 读数据通道信号

信号	来源	描述
RID[3:0]	从机	读ID标签。这个信号是读数据的唯一标识。RID值是由从机产生的，必须与读地址通道传输的ARID值相匹配。
RDATA[31:0]	从机	读数据。读数据总线可以是8、16、32、64、128、256、512或1024bits带宽。
RRESP[1:0]	从机	读响应。这个信号表明读传输的状态。可用的反馈状态是OKAY，EXOKAY，SLVERR和DECERR。
RLAST	从机	最后一个读数据有效标志位。这个信号表明一次突发读传输的最后一个数据正在传输。
RVALID	从机	读有效信号。这个信号表明读数据有效，1 = 读数据有效；0 = 读数据无效。
RREADY	主机	读数据准备好。这个信号表明主机可以接收从机送出的读数据：1 = 主机是准备好的；0 = 主机未准备好。

3 握手过程

全部5个通道使用同样的VALID和READY握手机制来实现数据和控制信息的传输。这个双向的流控制机制使主机和从机能控制数据和控制信息的传输速度。发送端产生VALID信号指示数据或控制信息有效，接收端产生READY信号表明它可以或已经接收数据或控制信息。只有在VALID和READY信号都为高电平的时候才能进行有效的传输。

如图所示，这是一个握手的实例。发送端送出数据或控制信息（INFORMAtiON），并将VALID信号拉高。来自发送端的数据或控制信息保持稳定直到接收端将READY信号拉高，指明接收端已经接收数据或控制信息。箭头表明了传输实际发生的时机。