完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
用ADP7104-3.3做了一个稳压器，输入5V，输出3.3V。正常工作时候电流约为70mA。输出端并了三个电容：一个3528 10V 100uF的钽电容（靠近输出引脚）、一个0603 1uF 陶瓷电容、一个0603 1nF的陶瓷电容。
现在有一个问题：有钽电容的时候，电源电流异常，有600mA之多，拿掉钽电容，电源电流正常。 实在搞不懂原因是什么，麻烦各位坛友分析一下，感谢！ 
0
|
|
相关推荐
6个回答
|
|
|
请问这600mA是稳定的DC电流，还是上电时候的峰值电流。ADP7104软起时间只有1ms，要在1ms之内把100uF的输出电容充到3.3V，可能需要较大的电流。
另外，为什么要加这个100uF钽电容？几十mA的负载，10uF的MLCC足够了。 |
|
|
|
|
cmh1 发表于 2019-2-12 07:16 是稳定电流，加钽电容是为了更好的抑制纹波 考虑是不是和钽电容的esr比较大有关？ |
|
|
|
|
|
过大的容值和过大的ESR可能对LDO的环路造成影响。如果只是为了抑制纹波考虑，那完全没有必要加这么大的钽电容。因为LDO输出本来就没有什么纹波。
|
|
|
|
|
|
嗯，确实，多谢了！ |
|
|
|
|
|
Transient response to changes in load current is also affected by output capacitance. Using a larger value of output capacitance improves the transient response of the ADP7104 to large changes in load current.典型应用推荐输出电容只有1uF,你加的电容着实是太大了。
|
|
|
|
|
|
确实是这个原因，多谢了！
|
|
|
|
|
只有小组成员才能发言，加入小组>>
ADP5092 SYS端口为2.09V，但是REG_OUT为0是什么原因？
1552 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时，读到电压与实际值误差小，但为负值值，误差就变的很大
4020 浏览 2 评论
8707 浏览 1 评论
2973 浏览 1 评论
6828 浏览 2 评论
ADC3442采集，分析数据出现有规则毛刺，请问是哪方面的问题啊？
981浏览 3评论
AD7190状态寄存器一直是0x80，连续转换模式下RDY不拉低
1296浏览 2评论
1201浏览 2评论
984浏览 1评论
923浏览 1评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2640
评论
淘帖
1596
