完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
EMC实验时 ，电源是一个不可忽视的干扰源，处理好才是重点
|
|
|
|
|
|
小电容去高频干扰，大电容串联小电阻目的是降低整个电容的Q值，防止上电瞬间和电感合作感生出较大震荡电压，PMOS主要是缓启，后面的电容大小主要看你负载的需求，比如抽取电流的斜率和允许的瞬态压降
|
|
|
|
|
|
先谢谢你的回答。对于这个电路的各部分的作用，大概是清楚的。我真真的问题在电容数量的安排和容值的选择上，在计算上。(
|
|
|
|
|
|
挂载电容的大小和数量都是和后端的负载有直接关系的
|
|
|
|
|
|
这个是电源的入口，要说负载的话，就是后面整个电路系统，那太复杂了，根本说不清啊。
|
|
|
|
|
|
按我说，这种配置并非就是合理的。
两个相同容值的电容并联，不如不同容值并联得到的阻搞更小，去耦频率范围更宽。 电容的作用就是给电源和地回路之间提供一个低阻抗路径，阻抗越小越好。 C=Q/U=delta It/delta U, 当delta I 很大时，要想delta U很小，就必须C很大，这是时域上的理论依据。 频域上看，电流的波动必然引起某些频谱上出现信号，想不让这些信号传导出去，就得想办法把这些频率信号短路到地，选一种谐振频率正好落在这种频率上的电容，使之对地呈现低阻抗。大电容谐振在较低的频率，小电容谐振在较高的频率。对电容来说，ESL，ESR越小越好。 |
|
|
|
|
|
|
|
|
|
|
|
对于硬件工程师，基本是这样，但是如果要求很严格，那可能需要SI的协助，会涉及到滤波器设计的知识
|
|
|
|
|
|
你后面的电源再复杂总是一级一级的吧？可以以最接近输入的一级的特性作为参考，就算是经验值也没有凭空出现的都是在理论基础上加合理的估算。
|
|
|
|
|
|
低频滤波和高频滤波电容 电解电容起到低频滤波作用
|
|
|
|
|
|
这个是很有必要的，特别是在数字电路中，很多都用器件封装的专用滤波器。
|
|
|
|
|
|
并联不同的值，主要考虑不同的谐振点，可以滤除EMC有干扰的频段，得到更好的S频谱。如果一定要计算，现在基本上只有电容原厂的技术会去计算这个了，硬件设计都是应用，加样机调试后微调参数。
|
|
|
|
|
|
本帖最后由 dianziaihao88 于 2019-2-1 13:51 编辑
小电容是高频滤波的，一般来说用0.1u的，大电容需要根据负载大小选择，起到稳定输出和低频滤波的作用，比如图中C338只是控制MOS管导通，所以不需要太大，增加串联电阻是由于后端存在电感的原因，减小Q值和系统上电和掉电时LC震荡效应，电阻阻值越小，消耗的能量也越少。而后面5VSB需要给系统供电，所以需要大一点的电容储能，使输出稳定。 至于数量，一般画板时电容需要尽量靠近电源端或负载端，所以他放了两个（可能是由于电源和负载离得远，如果距离较近一个就可以），再多就没必要了。多看看基本电路，了解每个元件的作用，大的电路都是由小的电路组合起来的，电源是系统的核心，最容易引起电路问题的，必须做好保护措施。 |
|
|
|
|
|
去除干扰，作为电荷泵
|
|
|
|
|
|
小电容是高频滤波的
|
|
|
|
|
|
许多电路设计时都有冗余，看似无用的原件是为了提高可靠性
|
|
|
|
|
|
|
|
|
|
|
|
我觉得是在做EMC电源端的传导实验时，没通过，进行整改后加的。
|
|
|
|
|
|
我的做法是老中青并上，输入端根据电路负载情况加几百至上千uF再加10uF再加104，输出端是100以下加104，这样好处是冬挡电容对各种频率阻抗不同，利用这种特性能发挥最大滤波效果，建议1A负载用千uF以上电解。
|
|
|
2019-2-23 06:21:01
评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
为什么在充电过程中HY2213-BB3A会特别特别烫，这应该如何解决？
2194 浏览 0 评论
在实际网关设计中，如何利用电容的高纹波电流能力进行热管理优化？
1440 浏览 1 评论
4668 浏览 0 评论
1557 浏览 0 评论
3005 浏览 2 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
25426
淘帖
9046
赞
