完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
|
相关推荐
9个回答
|
|
|
就是电源阻抗小于目标阻抗。
|
|
|
|
|
|
这个书的意思是电容的ESR和I/O的内阻构成了一个分压网络，但ESR比I/O内阻越小，噪声信号被分压的越厉害，就等于噪声得到了抑制?
|
|
|
|
|
|
我觉得应该是通过电容网络降低在动态电流变化时，由于电源芯片本身电阻/电感，和走线电阻/电感所带来的压降，使电压更有效地传递到负载端。这个是在Altera PDN工具里看到的一张图，通过电容网络和PWR/GND平面，降低在动态电流变化最大时的目标阻抗，从而降低DC drop。
|
|
|
|
|
|
|
|
|
|
|
|
路径的问题，阻抗小，那个回路优先，干扰的纹波直接从那回到地，而不经过IC
|
|
|
|
|
|
@fanB 这个理解到位！参考BUCK的输出纹波电流和电容DCR的计算。
负载的电流变动，产生了di，而负载的电压波动要求，限制了纹波的要求。假设不考虑或者电容足够大，忽略电容充放电的影响。那么就只有ESR*DI的影响，这就是可以看作电源阻抗低于目标阻抗（动态阻抗）的要求。 |
|
|
|
|
|
|
|
|
|
|
|
我的理解如下：
1 文中所说的，FPGA的IO电流IMAX=0.5A，而电流的波动是50%，也就是0.25A，则我认为他所需要的电流是在0.25A-0.5A之间。 2 文中说的电压的波动取5%，也就是他所允许的或者叫可以接受的电压波动是1.8V*5%=0.09V. 3 这就要求电源在提供波动电流的同时必须满足纹波的要求。 4 文中的意思是通过计算目标阻抗或者叫动态阻抗，来反推电源滤波电容所需要满足的要求。 |
|
|
|
|
|
@广州洋钒 谢谢分析！
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1001 浏览 0 评论
873 浏览 1 评论
800 浏览 1 评论
电路小知识 | 交流电路复数的基础知识以及相位差和电抗的计算
663 浏览 0 评论
1917 浏览 3 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2411
评论
淘帖
4279
