不良去耦技术对放大器和ADC的性能影响解析

元件

不良的去耦技术会对基础元件运算放大器和ADC带来哪些影响呢？本文为您一一解答

图1显示1.5 GHz高速电流反馈运算放大器AD8000的脉冲响应
两种示波器图表均使用评估板获得。左侧走线显示正确去耦的响应，右侧走线显示同一电路板上去除去耦电容后的相同响应。两种情况中，输出负载均为100 Ω。

图1：去耦对AD8000运算放大器性能的影响

图2显示AD8000的PSRR，它与频率成函数关系
请注意，较高频率下PSRR下降至相对较低值。这意味着电源线路上的信号很容易传播至输出电路。

图2：AD8000电源抑制比(PSRR)

图3显示用于测量AD8000 PSRR的电路。

图3：AD8000正PSRR测试设置

现在考察正确及错误去耦对14位、105/125MSPS高性能数据转换器ADC AD9445的影响。虽然转换器通常无PSRR规格，但正确去耦仍非常重要。

图4显示正确设计电路的FFT输出。

这种情况下，对AD9445使用评估板。注意频谱较为干净。

图4：正确去耦时AD9445评估板的FFT坐标图

AD9445的引脚排列如图5所示。
请注意，电源和接地引脚有多个。这是为了降低电源阻抗(并联引脚)。

图5：AD9445引脚排列图

模拟电源引脚有33个。18个引脚连接到AVDD1(电压为+3.3 V ± 5%)，15个引脚连接到AVDD2 (电压为+5 V ± 5%)。DVDD(电压为+5 V ± 5%)引脚有4个。在本实验中所用的评估板上，每个引脚具有陶瓷去耦电容。此外还有数个10 μF电解电容。

图6显示了从模拟电源去除去耦电容后的频谱。

请注意，高频杂散信号增加了，还出现了一些交调产物(低频成分)
信号SNR已显著降低
本图与上图的唯一差异是去除了去耦电容（同样使用AD9445评估板进行测量）

图6：从模拟电源去除电容后AD9445评估板的FFT坐标图

图7显示从数字电源去除去耦电容的结果。
注意杂散同样增加了。另外应注意杂散的频率分布。这些杂散不仅出现在高频下，而且跨越整个频谱。本实验使用转换器的LVDS版本进行。

可以想象，CMOS版本会更糟糕，因为LVDS的噪声低于饱和CMOS逻辑。

图7：从数字电源去除电容后AD9445评估板的SNR图