[电源设计]

用于Xilinx Zynq-7000的多输出降压转换器设计

2018-12-14 15:57:37 2311 FPGA开发赛灵思 Xilinx

0 描述 This is a multi-output buck converter design that has an input voltage range of 10.8Vin to 13.2Vin and has seven regulated outputs: 1Vout @ 5A, 1.8Vout @ 2.5A, 1.5Vout @ 6A, 3.3Vout @ 5A, 3.3Vout @ 5A, 5Vout @ 2A, and 0.75Vout @ 1A continous/3Apeak. This design has been approved and tested by (...) 0 PMP7877 Block Diagram.pdf 53.12 KB , 下载次数: 1 PMP7877 Xilinx Power Schematic.pdf 179.75 KB , 下载次数: 1 PMP7877 Schematic.pdf 178.79 KB , 下载次数: 1
举报淘帖0 只看该作者最近下载过的用户(1) 相关推荐 • 当ADC3663的LVDS输出给到ZYNQ-7000的LVDS接收这两者之间可以直连吗？ 67 • Xilinx-ZYNQ7000学习笔记 1193 • Xilinx-ZYNQ7000学习笔记 1139 • Xilinx Zynq-7000SOC的相关资料推荐 1954 • Xilinx Zynq-7000特性参数 1266 • 如何实现Xilinx Zynq-7000嵌入式系统设计？ 1299 • Xilinx Zynq-7000嵌入式系统设计与实现的相关资料分享 979 • Zynq-7000是什么？Zynq-7000能干什么？ 1624 • Zynq-7000设置数字是什么意思？ 1542 • 基于FPGA的Spartan-7和Zynq-7000可扩展集成电源设计 3645