在PCB设计中，PCB层堆叠在控制EMI辐射中的作用及其设计策略

2018-11-15 14:19:05 2241 PCB板电源

0 为了在IC的电源锡附近适当放置具有合适电容的电容可以使输出电压跳得更快，但问题不止于此。电容具有频率响应有限的特性，这使得电容不可能产生在全频带中驱动IC输出所需的谐波功率。此外，它在功率汇合过程中产生的瞬态电压将在去耦路径的两个边缘处形成电压降，这是常见模型EMI的主要干扰源。我们该怎么办才能解决这些问题？就电路板上的IC而言，IC周围的电源平面可以看作是一种高质量的高频电容器，它可以用来收集能量，分离电容器在用于提供高频能量的清洁输出过程中泄漏。此外，优异的功率平面中的电感应该很小，以便电感可以形成小的瞬态信号，以减少共模EMI。当然，电源平面和IC电源引脚之间的连接器应尽可能短，因为数字信号的上升沿更锐利，更清晰，因此最好将其直接连接到IC的引脚所在的焊盘上。权力是，这是另一个话题。为了控制共模EMI，电源平面需要有助于去耦并且具有可能的最低电感，因此需要与电源平面良好匹配并具有出色的设计。有些人可能会问，它应该有多优秀？它的答案取决于功率层，层之间的材料和工作频率（即IC的上升时间函数）。通常，层间的间隙为6密耳，中间层为FR4，每平方英寸的电源平面的等效电容约为75pF。显然，层间隙越小; 电容越大。上升时间范围从100ps到300ps的元件很少。然而，在不久的将来，根据IC在当前阶段的发展速度，将有更多的元件，其上升时间将达到100ps至300ps。对于上升时间为100ps至300ps的电路，3密耳层间隙不适合大多数应用，因此需要采用敷设间隙小于1密耳的层技术，应采用高介电常数材料代替介电材料 - FR4。目前，陶瓷和陶瓷塑料可满足100ps至300ps的上升时间要求。将来，可以采用新的材料或方法。对于今天的通常电路，其上升时间为1至3ns或其层间距为3至6密耳，FR4作为介电材料，通常，它足以处理高端谐波并将瞬态信号降至最低。也就是说，共模EMI可以降低得非常低。本文提供的PCB制造商层堆叠设计实例基于层间隙为3至6密耳的假设。电磁屏蔽就信号线而言，良好的分层策略应该是将所有信号线分成一层或多层，这些层应靠近电源层或接地层。在功率方面，良好的分层策略应该使电源层紧邻地板层，电源层和地板层之间的间隙应尽可能小，这是我们所称的“分层”策略。 PCB堆叠什么样的堆叠策略有利于筛选和抑制EMI？以下堆叠方案基于以下假设：电流在单个层上流动，单电压或多电压分布在同一层的不同部分中。我们稍后将讨论多功能层。 0
2018-11-15 14:19:05　　评论淘帖0 举报相关推荐 • PCB分层堆叠在控制EMI辐射中的作用和设计技巧 3035 • 探讨PCB分层堆叠在控制EMI辐射中的作用和设计技巧 4280 • PCB分层堆叠在控制EMI辐射中的作用和设计技巧 673 • PCB分层堆叠在控制EMI辐射中的作用和设计技巧 1706 • PCB分层堆叠在控制EMI辐射中的作用和设计技巧 2039 • PCB分层堆叠在控制EMI辐射中的作用和设计技巧解析 1153 • PCB分层堆叠在控制EMI辐射中有什么作用和技巧 514 • PCB分层堆叠在控制EMI辐射中的作用和设计技巧 940 • PCB分层堆叠在控制EMI辐射中的作用 1644 • 讨论：PCB分层堆叠在控制EMI辐射中的作用和设计技巧 4480