完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
为了在IC的电源锡附近适当放置具有合适电容的电容可以使输出电压跳得更快,但问题不止于此。电容具有频率响应有限的特性,这使得电容不可能产生在全频带中驱动IC输出所需的谐波功率。此外,它在功率汇合过程中产生的瞬态电压将在去耦路径的两个边缘处形成电压降,这是常见模型EMI的主要干扰源。我们该怎么办才能解决这些问题? 就电路板上的IC而言,IC周围的电源平面可以看作是一种高质量的高频电容器,它可以用来收集能量,分离电容器在用于提供高频能量的清洁输出过程中泄漏。此外,优异的功率平面中的电感应该很小,以便电感可以形成小的瞬态信号,以减少共模EMI。当然,电源平面和IC电源引脚之间的连接器应尽可能短,因为数字信号的上升沿更锐利,更清晰,因此最好将其直接连接到IC的引脚所在的焊盘上。权力是,这是另一个话题。![]() 为了控制共模EMI,电源平面需要有助于去耦并且具有可能的最低电感,因此需要与电源平面良好匹配并具有出色的设计。有些人可能会问,它应该有多优秀?它的答案取决于功率层,层之间的材料和工作频率(即IC的上升时间函数)。通常,层间的间隙为6密耳,中间层为FR4,每平方英寸的电源平面的等效电容约为75pF。显然,层间隙越小; 电容越大。上升时间范围从100ps到300ps的元件很少。然而,在不久的将来,根据IC在当前阶段的发展速度,将有更多的元件,其上升时间将达到100ps至300ps。对于上升时间为100ps至300ps的电路,3密耳层间隙不适合大多数应用,因此需要采用敷设间隙小于1密耳的层技术,应采用高介电常数材料代替介电材料 - FR4。目前,陶瓷和陶瓷塑料可满足100ps至300ps的上升时间要求。 将来,可以采用新的材料或方法。对于今天的通常电路,其上升时间为1至3ns或其层间距为3至6密耳,FR4作为介电材料,通常,它足以处理高端谐波并将瞬态信号降至最低。也就是说,共模EMI可以降低得非常低。本文提供的PCB制造商层堆叠设计实例基于层间隙为3至6密耳的假设。 电磁屏蔽 ![]() |
|
相关推荐
|
|
24318 浏览 1 评论
【RISC-V开放架构设计之道|阅读体验】+ 个人心得并祝福
2084 浏览 1 评论
9959 浏览 6 评论
6977 浏览 19 评论
【大赛报名】V853芯片免费体验!华秋电子X全志在线开源硬件设计大赛
24262 浏览 3 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-11 00:13 , Processed in 0.713034 second(s), Total 47, Slave 35 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191