[问答]

21489修改为96k之后出现杂音

问答对人有帮助，内容完整，我也想知道答案 0 我在21489上面结合sigma studio做音频处理，之前用的是48khz的采用率一直没什么问题，但是最近需要修改为96Khz。于是我在底层application中修改了对AD1939的初始化修改为96k，然后在sigma studio中修改为96khz的sample rates后出现了一些杂音。我通过仿真得知是数据没处理完就再进入了中断，而在中断中跑进了ProcessingTooLong函数。之前通过修改application和sigma中的block size为128掩盖了这个问题，但是后面再在sigma中增加EQ算法模块时，这个问题又出现了，而我又删减了程序中一些不必要的检测语句，又把该问题暂时解决，当我再需要增加算法模块时，此问题又继续出现。目前我的架构是4进8出，而且sigma中只有5个PEQ，按理来说在96k下不应出现跑不过来的问题，但是具体到底是什么原因呢？ 0
2018-10-30 10:00:32　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × cong29898 该类别下有 74 个回答。邀请回答 bwerwer 该类别下有 68 个回答。邀请回答尼克wo 该类别下有 46 个回答。邀请回答崇明土匪该类别下有 45 个回答。邀请回答脑洞大赛7 该类别下有 40 个回答。邀请回答 xieweibin 该类别下有 40 个回答。邀请回答 yfdsfqdqd 该类别下有 38 个回答。邀请回答 wjwierw 该类别下有 38 个回答。邀请回答 Arttronix 该类别下有 32 个回答。邀请回答 bgvywerq 该类别下有 25 个回答，其中被选为最佳答案 1 次。邀请回答 easonl 该类别下有 24 个回答。邀请回答 evpt 该类别下有 24 个回答。邀请回答 wyerwwr 该类别下有 24 个回答。邀请回答 60user167 该类别下有 22 个回答。邀请回答脑洞大赛20 该类别下有 22 个回答。邀请回答 keven杨该类别下有 21 个回答。邀请回答 HTJD 该类别下有 20 个回答。邀请回答胡bbs2 该类别下有 19 个回答。邀请回答 xiaokanchenfu 该类别下有 19 个回答。邀请回答 ci56789 该类别下有 19 个回答。邀请回答举报王丽丽相关推荐 • 21489修改为96k之后出现杂音是什么原因？ 8654 • 用96k的协议栈bootloader跑不起来的原因？ 1298 • X-CUBE-MEMSMIC1示例中音频采样从默认值16k到96k的“ST 声学库”配置问题求解 219 • PCM通过调节振幅来调节输出音量的大小，但调节之后出现杂音怎么解决 4683 • 请教关于SAR ADC的噪声谱计算 2407 • 下图电路有很强的杂音，怎样修改可以减小杂音？求大神指导 3905 • 21489的ldf导致工程报错怎么解决？ 8521 • 如何将S32K344示例修改为S32K312？ 412 • 如何在STM32不划分时钟的情况下获得3种不同的采样率？ 380 • stm32 m0的I2S MCLK频率设置fs超过48k不会上升了 2828 2个回答

答案对人有帮助，有参考价值 0 您好，您的问题已经提交给ADI相关专家，将邀请专家尽快回答您的问题。谢谢！

2018-10-30 10:09:10 评论举报张虎豹

答案对人有帮助，有参考价值 0 问题已自行解决。根本原因是DSP供电不足，正常启动模式（也即CLK_CFG0-1为除了reserved的11之外的任意启动模式）只有0.8v，而在21489不支持的11模式启动也只有1.0V。 reseeved模式下芯片能跑起来，但是PLL配置出来的值是不正确的。具体不知道跑多少。而在其余正确的时钟模式下无法跑起来，具体表现为flash程序无法运行，仿真亦无法进行。在CLK_CFG0-1为reserved之后，在程序跑起来后（也即出声音后）能通过设置CLK_CFG的拨码来进行硬时钟配置，讲DSP配置为较高的时钟，但是这样做并不稳定。

2018-10-30 10:15:35 评论举报王丽丽