完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
ADI首届设计峰会吸引了全国专业工程师的热烈关注和参与，相关主题技术研讨与交流获得了工程师的积极反响。小编经过努力，拿到其中部分的演讲PPT资料，将在论坛中以图文形式与大家分享，并提供完整的PDF资料下载。希望大家喜欢哦！
本讲义涉及以下主题内容 五种类型的频率合成 什么是时钟？ 常用频率是多少？ 锁相环(PLL)基本模型 鉴频鉴相器(PFD) 驱动电荷泵(CP) 数字PLL框图 —— 分频器 PLL中输入参考分频器 和预分频器 整数N分频与 小数N分频频率合成器的比较 全数字PLL详细框图 （图中所示为AD9557） PLL主要技术参数 PLL的常见用途 频率变换示例： 抖动清除 切换和保持 切换、同步和保持 锁相环(PLL)的 时钟应用 AD9516系列1.5 -3.0 GHz、8/5通道时钟分配IC 应用 – 无线收发器卡 应用 – 线路卡 SyncE / IEEE1588 混合 (含支持纯IEEE1588的连接) DDS用于时钟产生 利用DDS产生时钟 灵活的DDS系统 信号流经DDS架构 AD9858 1GSPS DDS， 集成鉴相器和乘法器 使用AD9858实现 DDS单环路上变频 DDS与PLL 混合配置 数据转换器时钟的问题 相对于ADC输入测量 有效孔径延迟时间 抖动 – ADC中的SHA引入的常见噪声源 时钟抖动随模拟信号增大而限制信噪比 逻辑门/驱动器的加性RMS抖动 根据架构与性能分类 电压控制振荡器 电压控制振荡器 ADF5508 系统时钟分配示例 AD9512 1.2GHz时钟分配IC ADI公司的完整时钟产品组合 内容回顾 
0
|
|
相关推荐
7个回答
|
|
|
相关设计工具与资源：
PLL设计和仿真软件： www.analog.com/adisimpll CLK设计和仿真软件 www.analog.com/adisimclk DDS设计工具 – ADIsimDDS： www.analog.com/adisimdds 工具 – 设计、仿真、评估：http://www.analog.com/en/rf-tools/topic.html 评估软件频率规划向导： 输入您希望的输入与输出… 软件为您配置器件… …并且加载寄存器。 论坛搜索、向ADI技术专家求助： |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
谢谢分享
|
|
|
|
|
|
谢谢分享
|
|
|
|
|
|
谢谢分享
|
|
|
|
|
|
好好学习呀好好学习
|
|
|
|
|
只有小组成员才能发言，加入小组>>
ADP5092 SYS端口为2.09V，但是REG_OUT为0是什么原因？
1323 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时，读到电压与实际值误差小，但为负值值，误差就变的很大
3938 浏览 2 评论
8606 浏览 1 评论
2921 浏览 1 评论
6724 浏览 2 评论
ADC3442采集，分析数据出现有规则毛刺，请问是哪方面的问题啊？
727浏览 3评论
AD7190状态寄存器一直是0x80，连续转换模式下RDY不拉低
1048浏览 2评论
ad7193差分输入ain1与ain2差是正值时，读到电压与实际值误差小，但为负值值，误差就变的很大
3938浏览 2评论
977浏览 2评论
759浏览 1评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1318
评论
淘帖
1963
