FPGA中UART控制器的移位寄存器模块的实现方式

2018-10-22 09:18:30 3246 移位寄存器 FPGA

0 移位寄存器在整个设计中非常关键，无论是数据接收还是数据发送都需要使用到移位寄存器。移位寄存器的基本工作原理是在触发信号的驱动下将内部寄存器序列的最高位输出，将次高位到最低位向高位移一位，并且读取输入端的数据保存到最低位。图 5-12 所示为移位寄存器的工作原理。图 5-12 移位寄存器工作原理图由于 RS-232 通信在不同的传输设置下（比如奇偶校验位、停止位）总的数据位不同，所以为了能够灵活的配置移位寄存器，可以在声明移位寄存器实体的时候添加一个表示寄存器序列总长度的类属参数，代码如下： entity shift_register is -- generic generic ( TOTAL_BIT : integer := 10 ); -- port port ( clk : in std_logic; reset_n : in std_logic; din : in std_logic; regs : out std_logic_vector(TOTAL_BIT-1 downto 0); dout : out std_logic ); end shift_register; 复制代码以上代码中的 TOTAL_BIT 表示的就是寄存器序列的长度，默认为 10，对应的传输设置是 8位数据位、奇偶校验位、1 位停止位。移位寄存器的端口定义如表 5-7 所示。完整的移位寄存器实现代码如下： -- 库声明 library IEEE; use IEEE.STD_LOGIC_1164.all; -- 实体声明 entity shift_register is -- 类属参数 generic ( TOTAL_BIT : integer := 10 ); -- 端口 port ( clk : in std_logic; reset_n : in std_logic; din : in std_logic; regs : out std_logic_vector(TOTAL_BIT-1 downto 0); dout : out std_logic ); end shift_register; --}} End of automatically maintained section -- 结构体 architecture shift_register of shift_register is -- 内部寄存器序列 signal shift_regs : std_logic_vector(TOTAL_BIT-1 downto 0) := (others => '1'); begin -- 寄存器输出 regs <= shift_regs; -- 主过程 main : process(reset_n, clk) begin -- 检查复位信号 if reset_n = '0' then dout <= '1'; -- 在时钟上升沿动作 elsif rising_edge(clk) then -- 将最高位输出到 dout dout <= shift_regs(TOTAL_BIT-1); -- 次高位到最低位都向高位移一位 shift_regs(TOTAL_BIT-1 downto 1) <= shift_regs(TOTAL_BIT-2 downto 0); -- 读取输入端口信号并且保存到寄存器序列的最低位 shift_regs(0) <= din; end if; end process; end shift_register; 复制代码编写一个测试平台对上述的代码进行测试，得到的仿真波形如图 5-13 所示。移位寄存器复位后在每个时钟的上升沿工作，输出寄存器最高位，将寄存器移位并且将输入端保存到寄存器最低位。由于输入信号 din 以时钟周期为 “0”和“1”之间交替变化，所以移位寄存器每次保存到最低位的数据也是“0”、“1”交替变化，最后其内部寄存器也会呈现“0”、“1”交替的情况。所以上述的代码符合设计的要求。 0
2018-10-22 09:18:30　　评论淘帖0 举报相关推荐 • 移位寄存器,移位寄存器是什么意思 17421 • 基于移位寄存器的TDM的实现方式 343 • 基于移位寄存器TDM的实现方式 200 • 移位寄存器怎么用_如何使用移位寄存器_移位寄存器的用途 20192 • 移位寄存器的设计与实现 4342 • 移位寄存器 4 • 如何使用移位寄存器 6651 • 移位寄存器的原理 74480 • 移位寄存器右移是怎么移位的 975 • 移位寄存器的功能是什么移位寄存器的工作原理 5863