锁相环(PLL)电路的设计和调试

电路

设计并调试锁相环(PLL)电路可能会很复杂，除非工程师深入了解PLL 理论以及逻辑开发过程。本文介绍PLL设计的简易方法，并提供有效、符合逻辑的方法调试PLL 问题。

仿真
如果不在特定条件下进行仿真，则估计一个PLL电路的规格将会是十分困难的。因此，进行PLL 设计的第一步应当是仿真。我们建议工程师使用 ADIsimPLL 软件运行基于系统要求的仿真，包括参考频率、步进频率、相位噪声（抖动）和频率杂散限制。

许多工程师面对如何选择参考频率会感到无所适从，但其实参考频率和输出频率步进之间的关系是很简单的。采用整数N 分频PLL，则输出频率步进等于鉴频鉴相器(PFD)输入端的频率，该频率等于参考分频器R 分频后的参考频率。采用小数N 分频PLL，则输出频率步进等于PFD 输入频率除以MOD 值，因此，您可以使用较高的参考频率，获得较小的频率步进。决定使用整数N 分频或是小数N 分频时，可牺牲相位噪声性能换取频率步进，即：较低的PFD 频率具有更好的输出频率分辨率，但相位噪声性能下降。

例如，表1 显示若要求具有固定频率输出以及极大的频率步进，则应首选整数N 分频PLL（如 ADF4106），因为它具有更佳的总带内相位噪声。相反，若要求具有较小的频率步进，则应首选小数N 分频PLL（如ADF4153）,因为它的总噪声性能优于整数N 分频PLL。相位噪声是一个基本的PLL 规格，但数据手册无法针对所有可能的应用指定性能参数。因此，先仿真，然后进行实际硬件的测试就变得极为关键。

表1. 相位噪声确定PLL 的选择

	固定频率应用 RF = 1.8 GHz， fosc = 13 MHz, 固定输出频率	GSM1800 应用 RF = 1.8 GHz, fosc = 13 MHz, fres = 200 kHz
ADF4106 整数N 分频PLL	FOM + 10log fpfd + 20log N = –223 + 10log 13 MHz + 20log 138 = –109 dBc/Hz	FOM + 10log fpfd + 20log N = –223 + 10log 200 kHz + 20log 9000 = –91 dBc/Hz
ADF4153 小数N 分频PLL	FOM + 10log fpfd + 20log N = –220 + 10log 13 MHz + 20log 138 = –106 dBc/Hz	FOM + 10log fpfd + 20log N = –220 + 10log 13 MHz + 20log 138 = –106 dBc/Hz
结果	使用整数N分频更佳	使用小数N分频更佳

甚至在真实条件下通过ADIsimPLL 仿真PLL 电路时，结果也可能是不够的，除非真实参考以及压控振荡器(VCO)的模型文件已包含在内。如果未包含在内，则仿真器将使用理想参考和VCO 进行仿真。若要求高仿真精度，则花在编辑VCO 和基准电压源库文件上的时间将会是值得的。

PLL 使用与放大器类似的负反馈控制系统，因此环路带宽和相位裕量的概念此处依然适用。通常，环路带宽应设为PFD 频率的十分之一以下，且相位裕量的安全范围为45°至60°。此外，应当进行针对真实电路板的仿真和原型制作，以便确认电路符合PCB 布局对寄生元件、电阻容差和环路滤波器电容的规格要求。

有些情况下，暂时没有合适的电阻和电容值，因此工程师必须确定是否能使用其他值。在ADIsimPLL 的“工具”菜单中隐藏了一项小功能，称为“BUILT”。该功能可将电阻和电容值转换为最接近的标准工程值，允许设计人员返回仿真界面，验证相位裕量和环路带宽的新数值。

寄存器
ADI PLL 提供很多用户可配置选项，具有灵活的设计环境，但也会产生如何确定存储在每个寄存器中数值的难题。一种方便的解决方案是使用评估软件设置寄存器值，甚至PCB 未连接仿真器时也能这么做。然后，设置文件可保存为.stp 文件，或下载至评估板中。图1 显示ADIsimPLL 仿真结果，提供诸如 VCO 内核电流等参数的建议寄存器值。

图1. ADIsimPLL 仿真软件提供寄存器设置的建议值

段朝思 · 2018-10-22 09:54:26

原理图和PCB 布局

设计完整PLL 电路时，需牢记几点。首先，重要的是匹配PLL 的参考输入端口阻抗，将反射降至最低。另外，保持电容与输入端口并联组合值尽量小，因为它会降低输入信号的压摆率，增加PLL 环路噪声。更多详细信息请参考PLL 数据手册上的输入要求。

其次，将模拟电源与数字电源相分离，最大程度减少它们之间的干扰。VCO 电源特别敏感，因此此处的杂散和噪声可轻易耦合至PLL 输出。更多注意事项以及详细信息，请参考利用低噪声LDO 调节器为小数N 分频压控振荡器(VCO)供源，以降低相位噪声。

再则，用于组成环路滤波器的电阻和电容应当放置在尽可能离 PLL 芯片近的地方，并使用仿真文件中的建议值。若您在改变环路滤波器元器件值之后发现难以锁定信号，请尝试使用最初用于评估板的数值。

对于PCB 布局而言，其主要原则是将输入与输出分离，确保数字电路不会干扰模拟电路。例如，若SPI 总线太过靠近参考输入或VCO 输出，则访问PLL 寄存器时，VCO 输出会在PLL 输出端产生杂散现象。

从热设计角度来看，可在PLL 芯片底下放置一个导热接地焊盘，确保热量流经焊盘，到达PCB 和散热片。在极端环境下使用时，设计人员应计算PLL 芯片和PCB 的所有热参数。

有效利用MUXOUT

在调试阶段开始时，若PLL 不锁定，则很难确定应当从何处开始。第一步，可以使用MUXOUT 查看是否所有内部功能单元都正常工作，如图2 所示。例如，MUXOUT 能显示R 计数器输出，指示参考输入信号良好，且寄存器内容成功写入。 MUXOUT 还能检查检测器的锁定状态，以及反馈环路中的N 分频输出。通过这种方法，设计人员可确定每个分频器、增益或频率值是否正确。这是调试PLL 的基本过程。

图2. MUXOUT 引脚辅助PLL 进行调试

段朝思 · 2018-10-22 10:00:45

时域分析

调试PLL 时，使用时域分析，演示写入串行外设接口(SPI)总线上的寄存器数据是正确的。虽然读写操作需要的时间比较长，但请确保SPI 时序符合规格，且不同线路之间的串扰减小到最低程度。

应当参考PLL 数据手册中的时序图，以便确定数据建立时间、时钟速度、脉冲宽度和其他规格。确保留有足够的裕量，以便在所有条件下都满足时序要求。使用示波器检查时域内的时钟和数据边沿位于正确位置。若时钟和数据线路太过接近，则串扰会使时钟能量通过PCB 布线耦合至数据线路。这种耦合会导致数据线路在时钟的上升沿产生毛刺。因此，读写寄存器时需检查这两条线路，尤其当寄存器出现错误时。确保线路电压满足表2 的规格。

表2. 逻辑输入

	最小值	典型值	最大值	单位
输入高电压, VINH	1.5			V
输入低电压, VINL			0.6	V
输入电流, IINH/IINL			±1	μA
输入电容, CIN		3.0		pF

频谱分析

频域中的问题更常见、更复杂。如果使用频谱分析仪，则应当首先检查PLL 输出是否锁定；如果波形具有稳定的频率峰值则表示锁定。如果未锁定，则应当遵循前文所述的步骤。

如果PLL 已锁定，则收窄频谱分析仪带宽，以便确定相位噪声是否位于可接受范围内，并将测试结果与仿真结果对照确认。测量某些带宽条件下的相位噪声，如1 kHz、10 kHz和 1 MHz。

若结果与预期不符，则应首先回顾环路滤波器设计，检查PCB 板上元器件的真实值。然后，检查参考输入的相位噪声是否与仿真结果一致。PLL 仿真相位噪声应与真实值接近，除非外部条件有所不同，或向寄存器写入了错误值。

电源噪声不可忽略，哪怕使用了低噪声LDO；因为DC-DC 转换器和LDO 都可能成为噪声源。LDO 数据手册显示的噪声频谱密度通常会影响噪声敏感型器件，比如PLL（见图3）。为 PLL选择低噪声电源，特别是需要为VCO的内核电流提供电源。

图3. LDO 噪声频谱密度

通常PLL 的输出端会有四种类型的杂散：PFD 或参考杂散、小数杂散、整数边界杂散以及外部来源杂散，如电源。所有 PLL 都至少有一种类型的杂散，虽然永远无法消除这些杂散，但某些情况下，在不同类型的杂散或频率之间进行取舍，可以改进整体性能。

若要避免参考杂散，请检查参考信号的上升沿。边沿过快或边沿幅度过大都会对频域造成严重的谐波现象。另外，仔细检查 PCB 布局，避免输入和输出之间产生串扰。

如需最大程度地减少小数杂散，可增加扰动，迫使小数杂散进入本底噪声中，但这样做会略为增加本底噪声。

整数边界杂散不常见，且仅当输出频率过于接近参考频率的整数倍时才会发生，此时环路滤波器无法将其滤除。解决该问题的简便方法是重新调节参考频率方案。例如，若边界杂散发生在1100 MHz 处，且输出为1100.1 MHz，参考输入为20 MHz，则使用100 kHz 环路滤波器将参考频率改为30 MHz 即可消除该杂散。
结论

调试PLL 要求对PLL 具有深入的理解，并且如果在设计阶段格外仔细，就能避免很多问题。若问题发生在调试阶段，请遵循本文所述之建议，对问题逐一进行分析并逐步解决问题。

搜索历史

锁相环(PLL)电路的设计和调试

相关推荐

2 条评论

精选推荐

最新话题

热门话题

创建小组步骤

站长推荐 /7