FPGA的波特率发生器模块的实现方法

2018-10-19 09:47:38 5872 FPGA 波特率

0 波特率发生器的功能是产生和RS-232通信所采用的波特率同步的时钟，这样才能方便地按照RS-232串行通信的时序要求进行数据接收或者发送。图5-9表示了波特率时钟和RS-232接收端信号RxD之间的时序关系，波特率时钟的频率就是波特率。比如，波特率为9600，即每秒传输9600位数据，则同步的波特率时钟频率为9600，周期为1/9600=0.10417毫秒。图5-9波特率时钟与RxD时序图实现上述的波特率时钟的基本思路就是设计一个计数器，该计数器工作在速度很高的系统时钟下，当计数到某数值时将输出置高，再计数一定数值后再将输出置低，如此反复便能够得到所需的波特率时钟。假如FPGA的系统时钟为50MHz，RS-232通信的波特率为9600，则波特率时钟的每个周期相当于个系统时钟的周期。假如要得到占空比为50%的波特率时钟，只要使得计数器在计数到5208x50%=1604时将输出置高，之后在计数到5208时将输出置低并且重新计数，就能够实现和9600波特率同步的时钟，原理图如图5-10所示。图5-10波特率时钟实现原理波特率发生器的端口定义如表5-6所示。波特率发生器在复位后，将内部计数器置为“0”，如果使能信号有效，则在每个系统时钟的上升沿工作，将计数器计数增加一。当输出一个完整的波特率时钟脉冲后，波特率发生器会自动将内部计数器置为零，同时开始进行下一个脉冲的计数。还有一个indicator信号，每产生一个完整的波特率时钟周期，indicator信号会输出一个宽度的高电平。indicator信号用于表示产生了一个完整的波特率时钟周期，UART通过此信号来了解波特率发生器已输出的脉冲个数。波特率发生器的实现代码如下，其中在实体声明中声明了两个类属参数，FULL_PULSE_COUNT表示一个波特率时钟完整的周期所对应的计数器计数，RISE_PULSE_COUNT表示波特率时钟信号上升时刻所对应的计数器计数，这样波特率时钟的占空比可以表示为 -- 库声明 library IEEE; use IEEE.STD_LOGIC_1164.all; use WORK.UART_PACKAGE.ALL; -- 实体声明 entity baudrate_generator is -- 类属参数声明 generic ( FULL_PULSE_COUNT : BD_COUNT := BD9600_FPC; RISE_PULSE_COUNT : BD_COUNT := BD9600_HPC ); -- 端口声明 port ( clk : in std_logic; reset_n : in std_logic; ce : in std_logic; bd_out : out std_logic; indicator : out std_logic ); end baudrate_generator; --}} End of automatically maintained section -- 结构体 architecture baudrate_generator of baudrate_generator is begin -- enter your statements here -- -- 主过程 -- main process main : process( clk, reset_n ) variable clk_count : BD_COUNT; begin -- 判断复位信号 if reset_n = '0' then bd_out <= '0'; indicator <= '0'; clk_count := 0; -- 在时钟信号的上升沿动作 elsif rising_edge(clk) then -- 判断使能信号 if ce = '1' then -- 经过了 RISE_PULSE_COUNT 个计数，数脉冲上升 if clk_count = RISE_PULSE_COUNT-1 then -- pulse rise bd_out <= '1'; clk_count := clk_count+1; -- 经过了 FULL_PULSE_COUNT 个计数，数脉冲下降 elsif clk_count = FULL_PULSE_COUNT-1 then -- indicator output and pulsefall -- 输出提示信号，使其为高 indicator <= '1'; bd_out <= '0'; -- 重置计数器计数为 0 clk_count := 0; -- 恢复提示信号为低 elsif clk_count = 0 then indicator <= '0'; clk_count := clk_count+1; else clk_count := clk_count+1; end if; end if; end if; end process; end baudrate_generator; 复制代码以上代码中的BD_COUNT是在UART_PACKAGE库中定义的，它代表范围从0~65535的整数（即16位整数）；BD9600_FPC代表波特率时钟完整周期对应的计数，而BD9600_HFC代表的是波特率时钟半周期对应的计数，它们也是在UART_PACKAGE库中定义的，如下所示： -- 计数器计数范围 type BD_COUNT is range 65535 downto 0; -- 9600 波特率对应参数 constant BD9600_FPC : BD_COUNT := 5208; constant BD9600_HPC : BD_COUNT := 2604; 复制代码下面介绍一下波特率发生器的仿真测试过程。由于9600波特率对应的参数数值比较大，所以为了便于观察仿真的波形，可以首先选用数值较小的测试数据。比如，可以在UART_PACKAGE库中定义完整波特率时钟周期对应计数为10，半周期对应计数为5，代码如下： -- 波特率测试参数 constant BDTEST_FPC : BD_COUNT := 10; constant BDTEST_HPC : BD_COUNT := 5; 复制代码在测试平台文件中，声明波特率发生器实例时应该将其类属参数设置为测试参数，如下所示： -- 波特率发生器实例 UUT : baudrate_generator generic map ( FULL_PULSE_COUNT => BDTEST_FPC, RISE_PULSE_COUNT => BDTEST_HPC ) port map ( clk => clk, reset_n => reset_n, ce => ce, bd_out => bd_out, indicator => indicator ); 复制代码完整的波特率发生器测试平台请参考UART工程源代码中的baudrate_generator_tb.vhd文件，使用测试参数仿真得到的波形如图5-11所示。观察波形可以看到波特率发生器每经过10个时钟周期输出一个完整的波特率时钟周期，占空比为1/2，并且在每次输出完整脉冲后输出一个系统时钟脉宽的提示信号，可见波特率发生器的工作完全满足设计的要求。图5-11波特率时钟实现原理使用测试参数仿真正常后，可以使用实际的参数进行测试。 0
2018-10-19 09:47:38　　评论淘帖0 举报相关推荐 • 波特率发生器使用哪个定时器波特率发生器的时钟来源是什么 2100 • 详解波特率发生器编程/计算/波特率选择 4660 • 独立波特率发生器 5182 • 波特率发生器 2802 • FPGA 串口波特率发生器代码请教: 7389 • STC12单片机双串口共用独立波特率发生器发生波特率 23 • 波特率是什么？波特率设计 26381 • 单片机独立波特率发生器 3541 • 求助~波特率发生器时钟源 2340 • 51单片机定时器2做串口波特率发生器 13