完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我在网上查资料查到: 一般SDRAM的地址线都采用分时复用原则,即先送行地址,再送列地址,K4S561632C这款芯片Row address : RA0 ~ RA12, Column address : CA 0 ~ CA8,即前9个地址线是被行列复用的。 所以寻址的时候先发送bank地址和RA0 ~ RA12行地址,然后再发送CA 0 ~ CA8列地址。按照行地址13个,列地址9个,总容量为4 * 2^13 * 2 ^ 9 * (16 / 8) = 32MB 然它对应的原理图连线是这样的: SOC只有LADDR2---LADDR14连到了SDRAM的A0-A12。一个BANK有4M个地址。 那么应该有22根线。 我的疑问是: 无论是行地址还是列地址,CPU都是通过LADDR2--LADDR14发出的吗?? 1.如果是 那么CPU要将一个32位的(因为此处是64M,所以实际有效位是26位,然后行列地址又分别占了若干位)地址分割成bank编号,行地址,列地址。 那么CPU怎么知道行地址占了多少位(行地址线是多少根),列地址占了多少位(列地址线是多少根)??? 2.如果不是 为了寻址4M个地址,CPU应该发出一个22位的地址(LADDR2--LADDR23), 行地址对应LADDR2--LADDR14 列地址对应LADDR15--LADDR23,然而我没见到LADDR15--LADDR23连接到SDRAM上。 |
|
相关推荐 |
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
790 浏览 0 评论
4407 浏览 0 评论
如何使用python调起UDE STK5.2进行下载自动化下载呢?
2548 浏览 0 评论
开启全新AI时代 智能嵌入式系统快速发展——“第六届国产嵌入式操作系统技术与产业发展论坛”圆满结束
2936 浏览 0 评论
获奖公布!2024 RT-Thread全球巡回线下培训火热来袭!报名提问有奖!
31545 浏览 11 评论
72938 浏览 21 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-23 03:49 , Processed in 0.508739 second(s), Total 68, Slave 50 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号