[问答]

HP 8568B有2个信号输入，输入1和2之间的电平有差异？

问答对人有帮助，内容完整，我也想知道答案 0 在8568B上有2个信号输入。对于选项001，你得到一个75欧姆的BNC用于输入1.内部有一个50/75欧姆的MLP来提供阻抗匹配，我认为如果该单元具有提升阻抗的选择，CPU会告知IF变量增益增益约5.7 dB以补偿MLP损失。我有一个当前面板校准器将N型输入2设置为-10.0 dBm时，如果校准器（50欧姆？）连接到输入1（75欧姆），是否会有很大差异？我估计可能是+1.6 dB。这个显示-6.9 dBm的读数。其他校准器和75欧姆输入不匹配的情况可以忽略不计或是否有调整（除了前面板Amptd Cal？SteveEdited：S。Reeves于2015年5月1日上午9:03 以上来自于谷歌翻译以下为原文 On the 8568B there are 2 signal inputs. For option 001, you get a 75 ohm BNC for Input 1. There is a 50/75 ohm MLP inside to provide impedance matching and I would think the IF variable gain is told by the CPU's if the unit has that option to bump up the gain about 5.7 dB to compensate for the MLP loss. I have one that when the type N Input 2 is set up with the front panel calibrator to -10.0 dBm, should there be a big difference if the calibrator (50 ohm?) is connected to Input 1 (75 ohm).? I estimate maybe +1.6 dB. This one shows a reading of -6.9 dBm. Other having a mismatch of the calibrator and 75 ohm input, is this negligible or is there an adjustment for this (other than the front panel Amptd Cal ? Steve Edited by: S. Reeves on May 1, 2015 9:03 AM 0
2018-9-20 11:16:12　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × kingnet_52040 该类别下有 195 个回答。邀请回答 60user7 该类别下有 81 个回答。邀请回答蓝色冰汐该类别下有 45 个回答。邀请回答醉狼工作室该类别下有 41 个回答。邀请回答 ianwhoani 该类别下有 30 个回答。邀请回答 dkhwakd 该类别下有 25 个回答。邀请回答 aaabbb567 该类别下有 23 个回答。邀请回答 e08506806 该类别下有 20 个回答。邀请回答 szzjfyp 该类别下有 18 个回答。邀请回答 sonia87 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 zouqinxiang 该类别下有 15 个回答。邀请回答 xj5548 该类别下有 15 个回答。邀请回答 daichuangs 该类别下有 14 个回答。邀请回答 derek88 该类别下有 14 个回答。邀请回答 hzmbs2016 该类别下有 12 个回答。邀请回答 JST2006 该类别下有 12 个回答。邀请回答 juujwfdf 该类别下有 11 个回答。邀请回答 bisong13 该类别下有 11 个回答。邀请回答 hu_wflllllllg21 该类别下有 11 个回答。邀请回答举报丁兵溢相关推荐 • HP8568B和HP8566的模糊格线问题 1225 • FPGA内部的这些信号之间是否存在任何调整差异？ 1221 • 信号稳定和输入信号的不稳定影响失真性能 1898 • 使用AD2428WD1BZ的LINE-IN输入模拟信号时，A2B信号无输出如何解决？ 330 • TPA3110D2无信号输入，输出的载波信号有毛刺是怎么回事？ 200 • 输入高电平，输出28V,输入低电平输出0V，对么？工作原理是什么样的？ 8717 • 没有信号输入时Vref为2V，有光信号输入时ad8304参考电压2V输出为什么会改变 2650 • AD9284 A、B通道输入采样输出正常，但单独使用B时输出有毛刺影响 1968 • 请问FPGA管脚是否具有电平判决功能将输入的模拟时钟信号判决为数字时钟信号？ 2283 • TTL门电路一个输入端与地之间接一个大于2kΩ的电阻，为什么相当于接一个高电平呢？ 2521 1个回答

答案对人有帮助，有参考价值 0 嗨，通常，校准由50个连接器（输入2）完成，您不需要校准75欧姆端口1.根据设计，它是一个最小损耗焊盘，在整个频段内具有非常好的平坦度，并且通过软件控制补偿损耗（固件）......你没有做过调整。如果输入1（75欧姆）的损耗不正确，请验证最小损耗垫。以上来自于谷歌翻译以下为原文 Hi, normally, calibration is done by 50 connector (input 2), you don't need to calibrate 75 Ohms port 1. By design, it's a minimum loss pad with very good flatness across the band, and loss is compensated by software control (firmware)...you don't have adjusment to do for that. If the loss at input 1 (75 Ohms) is incorrect, verify the minimum loss pad.

2018-9-20 11:29:47 评论举报莫循虎