完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
做数字电路设计的朋友对差分信号的定义应该都不会太陌生,在当前比较流行的高速串行总线上,基本都是使用的差分信号。比如USB,PCIE,SATA等等。大多数的FPGA也都支持差分信号,甚至某些新型号的CPLD也开始支持差分信号了。 那么在FPGA中如何正确定义和使用差分信号呢?在这篇文章里,我们基于ALTERA公司的CYCLONE III系列的FPGA芯片,做一些讨论。
只看该作者
举报
发布
基于 FPGA 的光纤混沌加密系统
267 浏览 0 评论
给我一个FPGA,可以撬起所有显示的接口和面板
531 浏览 0 评论
Vivado 使用Simulink设计FIR滤波器
852 浏览 0 评论
简谈FPGA研发设计相关规范(很实用)
393 浏览 0 评论
Xilinx FPGA编程技巧之常用时序约束详解
1107 浏览 0 评论
新技术VPX VME64总线介绍
1484 浏览 38 评论
电子发烧友网
电子发烧友论坛
查看 »
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-27 22:01 , Processed in 0.420327 second(s), Total 32, Slave 25 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com