完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
我想在我的设计中构建和插入Agilent Trace Core 2(ATC2),但我不确定它的大小和我需要多少设备资源?
以上来自于谷歌翻译 以下为原文 I want to build and insert and Agilent Trace Core 2 (ATC2) into my design, but I am not sure about the its size and how many of my device resources does it take? |
|
相关推荐
1个回答
|
|
每个输入信号大约增加1个切片到ATC2核心的大小。
ATC2内核的设计尽可能小。 例如,配置有8个信号库和每组80个信号的ATC2状态内核消耗大约94个片,或者不到Xilinx XCV2000器件上资源的1%。 实际核心大小取决于所选择的参数,例如:1。 核心类型:状态,带压缩的状态或时序2。 引脚数量3。 信号库的数量。 以上来自于谷歌翻译 以下为原文 Each input signal adds roughly 1 slice to the size of the ATC2 core. The ATC2 cores have been designed to be as small as possible. For example, an ATC2 state core configured with 8 signal banks and 80 signals per bank consumes about 94 slices, or less than 1 percent of the resources on a Xilinx XCV2000 device. The actual core size depends on parameters chosen such as: 1. Core type: state, state with pin compression or timing 2. Number of pins 3. Number of signal banks. |
|
|
|
只有小组成员才能发言,加入小组>>
1229 浏览 0 评论
2350 浏览 1 评论
2160 浏览 1 评论
2026 浏览 5 评论
2908 浏览 3 评论
974浏览 1评论
关于Keysight x1149 Boundary Scan Analyzer
707浏览 0评论
N5230C用“CALC:MARK:BWID?”获取Bwid,Cent,Q,Loss失败,请问大佬们怎么解决呀
808浏览 0评论
1230浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-25 23:54 , Processed in 1.353162 second(s), Total 75, Slave 58 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号