[问答]

请问AD9364配置为CMOS模式无法正常读到RX数据怎么解决？

问答对人有帮助，内容完整，我也想知道答案 0 我利用纯verilog根据AD9361_Evaluation_Software生成的脚本对AD9364进行寄存器配置，其中选择了LTE 10M，收发为CMOS FDD DUAL-PORT模式，ENSM控制为PIN，LEVEL方式，因此我在代码中对寄存器配置完成后，拉高了ENABLE引脚电平，此时可以收到RX_FRAME信号，且频率与DATA_CLK一致，说明是正常的，但我就是无法收到RX_DATA，也就是P0口的数据。经测试，发送数据都没有问题。此前配置为LVDS，也不能配置成功，表现为RX_DATA数据混乱，不按既定时序发送。但怀疑是LVDS_25的引脚关系，所以才换成CMOS，但还是存在接收不正常的问题。配置文件见附件，希望得到帮助，谢谢！附件 INIT_CMOS.txt.zip8.1 KB 0
2018-8-15 06:52:02　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × cong29898 该类别下有 74 个回答。邀请回答 bwerwer 该类别下有 68 个回答。邀请回答尼克wo 该类别下有 46 个回答。邀请回答崇明土匪该类别下有 45 个回答。邀请回答 xieweibin 该类别下有 40 个回答。邀请回答脑洞大赛7 该类别下有 40 个回答。邀请回答 wjwierw 该类别下有 38 个回答。邀请回答 yfdsfqdqd 该类别下有 38 个回答。邀请回答 Arttronix 该类别下有 32 个回答。邀请回答 bgvywerq 该类别下有 25 个回答，其中被选为最佳答案 1 次。邀请回答 easonl 该类别下有 24 个回答。邀请回答 evpt 该类别下有 24 个回答。邀请回答 wyerwwr 该类别下有 24 个回答。邀请回答脑洞大赛20 该类别下有 22 个回答。邀请回答 60user167 该类别下有 22 个回答。邀请回答 keven杨该类别下有 21 个回答。邀请回答 HTJD 该类别下有 20 个回答。邀请回答 h1654155957.9852 该类别下有 19 个回答。邀请回答胡bbs2 该类别下有 19 个回答。邀请回答 xiaokanchenfu 该类别下有 19 个回答。邀请回答举报张坤相关推荐 • ad9364数据接口收不到RX数据请问是什么原因? 3404 • ad9364 RX收数据问题 1230 • 射频收发器AD9364发射不能调制 3641 • AD9364接收通道的I通道数据正确但Q通道数据不正确 3262 • 请问AD9364在HB滤波器和RX/TX FIR都屏蔽掉后DATA_CLK之间是什么关系？ 3592 • 请问ad9365的配置寄存器和AD9364是否一样？ 3238 • AD9364 RX LVDS电平幅度只有140-180mv 1880 • 请问AD9364锁定时间具体是多少？ 1617 • 请问可以自己用FPGA实现SPI配置AD9364吗 3190 • 请问ad9364的最大传输速率是多少 1941 1个回答

答案对人有帮助，有参考价值 0 这个配置没有问题输入2403M的信号，结果如下你可以去看看ENSM处于什么状态，另外将enable pin改成level模式，默认的是pulse模式

2018-8-15 06:57:32 评论举报张丽华