TQ210实现nandflash移植

/*
* (C) Copyright 2006 OpenMoko, Inc.
* Author: Harald Welte <laforge@openmoko.org>
*
* SPDX-License-Identifier:        GPL-2.0+
*/

#include

#include
#include
#include

#define MP0_1CON  (*(volatile u32 *)0xE02002E0)
#define        MP0_3CON  (*(volatile u32 *)0xE0200320)
#define        MP0_6CON  (*(volatile u32 *)0xE0200380)

static void s5pv210_hwcontrol(struct mtd_info *mtd, int cmd, unsigned int ctrl)
{
        struct nand_chip *chip = mtd->priv;
        struct s5pv210_nand *nand = (struct s5pv210_nand *)samsung_get_base_nand();
        debug("hwcontrol(): 0x%02x 0x%02xn", cmd, ctrl);
        ulong IO_ADDR_W = (ulong)nand;
        if (ctrl & NAND_CTRL_CHANGE) {
               
                if (ctrl & NAND_CLE)               
                        IO_ADDR_W = IO_ADDR_W | 0x8;        /* Command Register  */
                else if (ctrl & NAND_ALE)
                        IO_ADDR_W = IO_ADDR_W | 0xC;        /* Address Register */
                        
                chip->IO_ADDR_W = (void *)IO_ADDR_W;

                if (ctrl & NAND_NCE)        /* select */
                        writel(readl(&nand->NFCont) & ~(1 << 1), &nand->nfcont);
                else                                        /* deselect */
                        writel(readl(&nand->nfcont) | (1 << 1), &nand->nfcont);
        }

        if (cmd != NAND_CMD_NONE)
                writeb(cmd, chip->IO_ADDR_W);        
        else
                chip->IO_ADDR_W = &nand->nfdata;

}

static int s5pv210_dev_ready(struct mtd_info *mtd)
{
        struct s5pv210_nand *nand = (struct s5pv210_nand *)samsung_get_base_nand();
        debug("dev_readyn");
        return readl(&nand->nfstat) & 0x01;
}


void s5pv210_nand_enable_hwecc(struct mtd_info *mtd, int mode)
{
        struct s5pv210_nand *nand = (struct s5pv210_nand *)samsung_get_base_nand();
        debug("s5pv210_nand_enable_hwecc(%p, %d)n", mtd, mode);
        writel(readl(&nand->nfconf) | S3C2410_NFCONF_INITECC, &nand->nfconf);
}

static int s5pv210_nand_calculate_ecc(struct mtd_info *mtd, const u_char *dat,
                                      u_char *ecc_code)
{
        struct s5pv210_nand *nand = (struct s5pv210_nand *)samsung_get_base_nand();
        ecc_code[0] = readb(&nand->nfecc);
        ecc_code[1] = readb(&nand->nfecc + 1);
        ecc_code[2] = readb(&nand->nfecc + 2);
        debug("s5pv210_nand_calculate_hwecc(%p,): 0x%02x 0x%02x 0x%02xn",
               mtd , ecc_code[0], ecc_code[1], ecc_code[2]);

        return 0;
}

static int s5pv210_nand_correct_data(struct mtd_info *mtd, u_char *dat,
                                     u_char *read_ecc, u_char *calc_ecc)
{
        if (read_ecc[0] == calc_ecc[0] &&
            read_ecc[1] == calc_ecc[1] &&
            read_ecc[2] == calc_ecc[2])
                return 0;

        printf("s5pv210_nand_correct_data: not implementedn");
        return -1;
}
#endif


static void s5pv210_nand_select_chip(struct mtd_info *mtd, int ctl)
{
        struct nand_chip *chip = mtd->priv;

        switch (ctl) {
        case -1:        /* deselect the chip */
                chip->cmd_ctrl(mtd, NAND_CMD_NONE, 0 | NAND_CTRL_CHANGE);
                break;
        case 0:                /* Select the chip */
                chip->cmd_ctrl(mtd, NAND_CMD_NONE, NAND_NCE | NAND_CTRL_CHANGE);
                break;

        default:
                BUG();
        }
}

int board_nand_init(struct nand_chip *nand)
{
        u32 cfg;
        struct s5pv210_nand *nand_reg = (struct s5pv210_nand *)(struct s5pv210_nand *)samsung_get_base_nand();

        debug("board_nand_init()n");

        /* initialize hardware */
        /* HCLK_PSYS=133MHz(7.5ns) */
        cfg =        (0x1 << 23) |        /* Disable 1-bit and 4-bit ECC */
                        /* 下面3个时间参数稍微比计算出的值大些（我这里依次加1），否则读写不稳定 */
                        (0x3 << 12) |        /* 7.5ns * 2 > 12ns tALS tCLS */
                        (0x2 << 8) |         /* (1+1) * 7.5ns > 12ns (tWP) */
                        (0x1 << 4) |         /* (0+1) * 7.5 > 5ns (tCLH/tALH) */
                        (0x0 << 3) |         /* SLC NAND Flash */
                        (0x0 << 2) |        /* 2KBytes/Page */
                        (0x1 << 1);                /* 5 address cycle */
        
        writel(cfg, &nand_reg->nfconf);
        
        writel((0x1 << 1) | (0x1 << 0), &nand_reg->nfcont);
        /* Disable chip select and Enable NAND Flash Controller */
        
        /* Config GPIO */
        MP0_1CON &= ~(0xFFFF << 8);
        MP0_1CON |= (0x3333 << 8);
        MP0_3CON = 0x22222222;
        MP0_6CON = 0x22222222;
        
        /* initialize nand_chip data structure */
        nand->IO_ADDR_R = (void *)&nand_reg->nfdata;
        nand->IO_ADDR_W = (void *)&nand_reg->nfdata;

        nand->select_chip = s5pv210_nand_select_chip;

        /* read_buf and write_buf are default */
        /* read_byte and write_byte are default */

        /* hwcontrol always must be implemented */
        nand->cmd_ctrl = s5pv210_hwcontrol;

        nand->dev_ready = s5pv210_dev_ready;

#ifdef CONFIG_S3C2410_NAND_HWECC
        nand->ecc.hwctl = s5pv210_nand_enable_hwecc;
        nand->ecc.calculate = s5pv210_nand_calculate_ecc;
        nand->ecc.correct = s5pv210_nand_correct_data;
        nand->ecc.mode = NAND_ECC_HW;
        nand->ecc.size = CONFIG_SYS_NAND_ECCSIZE;
        nand->ecc.bytes = CONFIG_SYS_NAND_ECCBYTES;
        nand->ecc.strength = 1;
#else
        nand->ecc.mode = NAND_ECC_SOFT;
#endif

#ifdef CONFIG_S3C2410_NAND_BBT
        nand->bbt_options |= NAND_BBT_USE_FLASH;
#endif

        debug("end of nand_initn");
        
        return 0;
}