发帖

[经验]

串口接收发中发送总时间的设定和接收时总时间的是设定有没有什么限制条件？

2018-2-27 10:30:30

3631 串口接收发送时间设定

0

问题问的是仿真的时间吗？

   一般而言，仿真的时间是根据需要得到的结论而设置。特别是仿真时间比较长的时候，能够观察到必要的信号关系即可。

   但是现代的验证方法学，主张ABV（Assert-Based Verification），使用机器按照一定的覆盖率进行验证，这用于比较复杂的电路验证非常重要。因为在简单电路情况下，用人工观察方法或许还可以，但是如果电路系统有上千个信号，有很多变化，人工观察的方法就不可能了。

   ABV我们会在后续课程中讨论。对于UART收发器，还不算复杂，还是可以人工观察。在我们的例子中，发送了四个字，闭环接收这四个字，那么仿真时间就一定要观察到最终是否正确接收。

大致计算的是：

1. 一个波特率周期（1/9600=104us）
2. 每一帧由1个起始位，8个信息位，2个停止，1个空闲，共12个比特组成
3. 这样，每一个UART帧，就需要12*104us=1248us
4. 我们的例子中发送了四个帧，因此总共需要4*1248=4992us
5. 这样，从发送开始（写请求结束）到四个帧传输完成，我们设置6000us，是可以的
6. 之后，发出读请求，这很快（是200M时钟的四拍）
7. 读请求后，就可以仿真停止了。

只看该作者 淘帖0 举报

相关推荐

评论

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。侵权投诉

精选推荐

想请教一下华芯拓远的工程师关于ASIC芯片调试软件的问题

935 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？

1140 浏览 0 评论
FPGA做深度学习能走多远？

886 浏览 0 评论
奇怪的CPLD问题：能下载，不工作

1992 浏览 0 评论
写 Verilog 如何做到心中有电路？

494 浏览 0 评论

热门帖

高速总线背板设计

1346 浏览 30 评论
新技术VPX VME64总线介绍

5540 浏览 113 评论

快速回复 返回顶部 返回列表

关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作: 刘勇; 联系电话：15994832713; 邮箱地址：liuyong@huaqiu.com

社区管理: elecfans短短; 微信：elecfans_666; 邮箱：users@huaqiu.com

返回 FPGA|CPLD|ASIC论坛

回复

关闭

站长推荐 /7

快速回复 返回顶部 返回列表

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航