完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
请问各位大神，verilog hdl里位宽的定义究竟是什么意思？
本人纯新手，之前只模糊的知道位宽似乎是指一次通过的数据长度，那么定义一个带位宽的寄存器型或线网型变量究竟是什么意思，是指变量本身的数据长度吗？ 一个高位宽的变量是一次性输出呢，还是通过串行或并行输出都可以？ 
1
|
|
相关推荐
3个回答
|
|
|
fpga内部都是二级制的，打个比方，reg a；这个定义就是1bit的a可以等于0或者1，那你要想让a = 10；怎么办呢，只能增加a的位宽reg【3:0】a；这就有4bit了，那么a=10就可以成立了，换成二进制的就是a=4'b1010;这不就是4bit吗
最佳答案
|
|
|
|
|
回帖奖励 +1 分积分
【0:7】
|
|
|
|
|
|
位宽可以代表这数据的大小，如果你想表示一个十进制为20的数据，你可以用5位的二进制来表示，小于5位最大可代表的十进制数为15。一个高位宽的变量可以一次性表示出来的，列如你想表示一个15位的数据变量，可以直接用reg【14：0】来表示。
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1421 浏览 1 评论
1215 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
1426 浏览 0 评论
913 浏览 0 评论
2229 浏览 0 评论
1429 浏览 34 评论
5615 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3597
评论
淘帖
4823
