完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
|
|
|
|
|
|
还有一个就是在R1与R3的比值不变的情况下，R1与R3的阻值加大，最好远远大于300K。
|
|
|
|
|
|
那不叫【接上后面的电路会干扰前面电路的输出波形】。
做前级仿真或试验时，要考虑到本级的负载或者后级的输入阻抗。 该考虑的东西不考虑，等到联机时，当然要出问题了。 这点最最基本的思路，还用上大学！？ |
|
|
|
|
|
两种方式都试过了，都可行，感谢指教！ |
|
|
|
|
JQ_Lin 发表于 2018-1-13 19:04 因为才接触到电路设计，还不太会分析，以后加强学习 
|
|
|
|
|
|
其实这两种方式都不太好，第一个要用到运放，只是为了做信号隔离，有点大材小用，而且成本也高，第二个虽然成本很低，不过等效电阻的另一端比地低了0.45V（在R1+R3=300K的情况下，理想参数是0V）. |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
multisim14.0，变压器仿真为什么出现这样的错误结果？
8904 浏览 1 评论
12915 浏览 1 评论
Multisim14.2中CD4538高电平输出为什么只有5V？
15834 浏览 2 评论
15629 浏览 1 评论
23494 浏览 4 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
10059
评论
淘帖
5707
