|
由于文章较长，所以没办法一一插入图片，附录是文章的PDF版本，欢迎下载。 运算放大器是模拟电路设计中非常重要的电子元件。在传感器采集电路设计以及其他模拟信号调节设计中应用很广。因此有必要就如何选择运放的问题进行一次整理。除了对运放参数指标的整理外，本文还以某个ADC 等为例，详细讲述了如何结合当前系统实现运放的合理应用。笔者功力有限，文中不周之处，请不吝赐教。 运放的产生与内部工作原理在此不作阐述，具体详情可查看任何模拟电路书籍。下文将对运放的功能与分类、输入、输出性能指标、噪声与电源理论以及运放实例应用等四部分逐一说明。 一、运放的功能与分类从工程上讲，按照集成程度来讲，运放一般可分为独立运放芯片和内含分立元件的运放，如图1所示。独立运放具有一般运放的所有功能，具体功能可根据使用者的需要，配合外部分立元件自行设计。内含分立元件的运放芯片，可选择的输出方式会被限制为特定的几种，当在输出效果上会比独立的运放好很多。 内含电阻的运放ina133 独立运放OPA130 图1 以图1的两个片子为例，ina133的应用电路为图2所示。如果对ina133的2,3引脚外部再连接25K电路使其变成1/2倍数电路，则精度会大大增加。由原有的1-2mv变为几十mv。（笔者所做实验片子类型不多，在此仅表述现象） 图2 运放的功能一般可分为以下四个： 放大器：主要用于改变信号的幅度。 缓冲器：隔离输入输出，完成阻抗匹配（输入端高阻，输出端低阻），一般用于ADC的设计，当然在其他三类功能中也能体现。 滤波器：设计不同类型的滤波器，消除信号源以外的其他干扰和噪声。现在集成度滤波器很多，只需要外部配备电阻，选择滤波的频率范围即可。 其他各种运放功能：积分、微分、乘法、对数等等。 对于ADC设计而言，前三种功能根据具体面向对象都有所涉及。主要以缓冲器为主，缓冲器作为ADC的一部分，除了缓冲以外，同时还承担着放大器的工作。常见ADC运放与AD的匹配环节，运放作为放大器只做跟随器设计，当然也有缩小信号的设计等。 除了上述分类以外，运放也可以按照反馈方式分为：电压反馈与电流反馈两种，记作VFA与CFA。VFA的特点在于带宽有限，但精度高。而CFA恰恰相反，带宽范围可达到VFA的10倍，但精度却远远不如VFA。因此对于一般频率的电路设计而言，绝大多数采用的VFA。除了精度与带宽差别外，在阻抗与稳定性方面两者也存在很大差异，在此不作赘述。 二、运放输入端口相关指标输入端口的参数指标主要包括了：输入阻抗，带宽，偏移电压，偏置电流，输入范围，噪声特性等，以下逐一说明。 1. 输入阻抗。一般分为差分与单端的电阻与电容。表现在数据资料中是电阻与电容的并联方式。如下图3。对于差分信号与单端信号来讲阻抗的数值是不尽相同的。 图3 图4给出了运放输入端的电容电阻模型。输入电容参数CI被定义为运放的两个输入引脚之间的电容，其中一个输入端接地。输入端应有电感分布，但在低频环境下，电感的作用基本可以忽略。当信号源输出阻抗很高时，输入阻抗就成为一个设计要点，因为输入电路是信号源的负载。 图4 输入电容CI是在两个输入端之间测量的，而其中一个是接地的，CI一般为几皮法。如果VP接地，那么. 输入电阻RI是两个输入端之间的电阻。如果VP接地，那么。RI的值一般在107-1013Ω。 有时会在资料中看到共模输入阻抗RIC。如果把图中两个输入端短接，即可得到RIC，。RIC是以地为参考的共模信号源所见输入电阻。 对于差分信号而言，输入阻抗指的是两个输入端之间不做处理的阻抗。图中可以看出差分输入阻抗Rid即为RD。 2. 带宽（BW）。带宽被定义为运放电路可以给出规定输出幅值的最高频率。其中规定幅值是可以变化。带宽实际上就是产品能够采样的范围，有效带宽是实际采样范围。在保险情况下，工程上一般选择的带宽频率必须大于采样频率的50倍。采样频率一般又要大于信号频率的2倍以上，才能保证信号的完整性，避免信号的混叠。因此带宽一般要保证大于信号的100倍以上（此为笔者观点）。 除了带宽外，常见的与带宽相近的一个参数是增益带宽积（GBW，也叫GBP）。电压反馈型运放的增益带宽决定了其在某项应用中的有效带宽。将增益带宽除以应用中的实际闭环增益（这里有说是开环增益，笔者也认为是开环增益），便可大致估算出最大可用带宽。对于VFA而言，GBW是一个恒定值。对于CFA而言，不受增益带宽积限制。所以对VFA而言，增益与带宽是此消彼长的，给出带宽时，必须说明增益倍数，如图5所示。 图5 这里有必要说明一下开环增益与闭环增益。运算放大器开环增益是不加负反馈时的电压放大倍数，闭环增益是组成带有负反馈的放大电路时的电压放大倍数。前者是运放（器件）的参数，后者是实际电路的参数。关系如图6 所示。 图6 运放反馈系统的闭环增益公式： 其中是开环增益，是回路增益。 这里论证一个问题，以下为笔者观点： 在讨论带宽参数中，有一个重要的内部参数叫Gain Bandwidth Safety Margin（增益带宽安全裕度）这个裕度一般为40dB对应的就是100倍。在大于40dB范围外，可以保证运放开环特性带来的误差最小。恰恰与上述的带宽与信号源频率关系保持一致。举个例子，如下图： 图7 如果一个运放的带宽是1M，那么对应的保证精度的可用带宽就在1KHz。40dB对应的正向与反向误差可控制万分之二以内。 3. 输入偏移电压，也叫输入失调电压（input offset voltage）。是为了抵消运放内部DC失调而必须加在两个输入端之间的DC电压。失调电压在高倍放大的精密电路中最为重要，被放大后直接影响了电路检测微弱信号的精度。失调电压是因为正反向输入端失配而产生的固有压差，数值越小越好，表示运放内部性能越好。对于有高精度DC要求的电路，失调电压是需要人工手动调节的。一些运放是会留出调零输入引脚的。在调零输入引脚上接上电位器，调节端口连接-VCC。两个输入端短接，通过调节电位器，测试运放的输出是否为零，精度自己把控。具体如图8所示。 图8 虽然失调电压可以调节，但一般不做处理，所以需要关注参数值的大小。如下图9。失调电压对但电源运放很重要，因为输出0V的时候直接接近地轨，很容易达不到，设计时需要格外注意。 图9 再补充个偏置电压（bias voltage）的概念：偏置电压是指晶体管放大电路中使晶体管处于放大状态时，基极-射极之间，集电极-基极之间应该设置的电压。因为要使晶体管处于放大状态，其基极-射极之间的pn结应该正偏，集电极-基极之间的pn应该反偏、因此，设置晶体管基射结正偏，集基结反偏，使晶体管工作在放大状态的电路，简称为偏置电路。 4. 偏置电流（bias current）。是运放输出处于规定电位时，流入两个输入端的电流的平均值。当信号源阻抗很高时，就必须关注输入偏置电流。如果偏置电流很大，就会对信号源造成负载从而拉低信号的幅值。为了避免信号源高阻带来的影响，一般需要设计一个缓冲器，以CMOS或者JFET（双极输入电流比标准运放要低很多）作为输入级的运放即可。 失调电流（offset current）是指是运放输出处于规定电位时，流入两个输入端的电流的差值。 5. 输入范围。这个参数主要是使用者要关注两点：运放是否为轨至轨运放以及运放输入调节工作条件。对于轨至轨的输入范围，输入范围会很接近电源范围。对于非轨至轨则会存在2V左右的压差。一般而言，运放的电源是可以选择的，因此在应用中尽量选择与输入信号高出一档的电源即可全部避免。具体分析如图10。 图10 三 运放输出端口及供电的相关指标1.输出驱动能力（输出电流或短路电流）：表示运放带负载的能力，需要结合输出电路的下一级做考虑。主要考虑的运放参数就是输出电流。输出电流大于下一级电路的输入电流要求即可满足。考虑输出电流本质上是要对应有负载阻抗的，因此参数表中大部分会告诉负载条件。如图11所示。 图11 2.输出电压：输出电压与输入电压的考虑基本一致。但需要考虑下一级电路的输入。因此运放电路有时候会做一些放大处理。需要注意的是，只有存在运放输入大于输出的情况，下级电路就必须做保护电路。再次说明，在单电源供电的场合需要特别注意输出电压。因为单电源供电电压地，并且小信号输出时很容易接近GDN电源轨，因此最好选择轨至轨的运放。 3.摆率（SR）：slew rate就是电压转换速率，简称压摆率。其定义是在1微秒时间里电压升高的幅度，用方波来测量时，就是电压由波谷升到波峰所需时间，单位通常有V/s，V/ms和V/μs三种。如果电压转换速率不高，在信号到来时不能准确及时跟上，信号消失后放大器只能跟上了原信号电平的一半或更低，信号就会失真。因此运放的摆率至少要等于信号的最大摆率。以下给出信号摆率公式： 其中f是信号的频率，V是信号的峰值电压。对于没有频率的随机信号，则可以用采样率反推回去。（笔者观点） 上述公式中的频率f，为信号频率，确定后实际上就成为了运放输出的最大带宽。一般情况下，SR是已知的，因此可以推算出最大带宽。 4.电源供电范围：供电电压可分为几个等级，根据输入电压范围以及设计电路板的条件决定。 5.静态电流（quiescent current）：主要是器件是否适合在低功耗下工作。一般低功耗的运放静态电流可控制在nA级别。 6.电源抑制比（PSRR）：把电源的输入与输出看作独立的信号源，输入与输出的纹波比值即是PSRR。也指电源电压改变量与由此引起的输入失调电压改变量之比的绝对值，通常用对数形式表示，单位是dB。 对于高质量的ADC而言，要求开关电路及运算放大器所用的电源电压发生变化时，对输出的电压影响极小。通常把满量程电压变化的百分数与电源电压变化的百分数之比称为电源抑制比。电源抑制比可分为交流电源抑制比和直流电源抑制比，其具体意思如下： 交流电源抑制比(ACPSR) 先在标称电源电压(5V)的情况下，读取一个测量值,然后在电源电压上叠加一个频率为100HZ，有效值为200mV的信号，在相同的输入信号电平下，读取第二个测量值,按测量误差公式： 百分误差=(第二测量值-第一测量值)/第一测量值 计算的到百分比误差即位交流电源抑制比 直流电源抑制比(DCPSR) 先在标称电源电压(5V)的情况下，读一个测量值,然后使电源电压变化 5%，在相同的输入信号电平下读取第二个测量值，按测量误差公式(同上题公式)计算得到的百分误差即为直流电源抑制比。 一般为了防止电源质量对运放造成影响，会采用线性稳压电压（LDO），运放也会选择PSRR值相对较大的。 7共模抑制比：共模增益与差模增益的比值。具体是通过确定输入共模电压的改变量与由此引起的失调电压的比值来测量的。一般为低频范围内的CMRR的范围为：70dB-120dB。但CMRR会随着频率的增加而降低，见图12，高频范围的运放电路设计需要注意。 图12 除此之外，运放电路尽量减少大电阻的使用，容易受到共模噪声的干扰。在电源方面，应注意来自50-60Hz的交流噪声。以下介绍几种共模误差的消除办法。共模干扰是在信号线与地之间传输，属于非对称性干扰。消除共模干扰的方法包括: (1)采用屏蔽双绞线并有效接地 (2)强电场的地方还要考虑采用镀锌管屏蔽 (3)布线时远离高压线，更不能将高压电源线和信号线捆在一起走线 (4)不要和电控锁共用同一个电源 (5)采用线性稳压电源或高品质的开关电源(纹波干扰小于50mV) 笔者认为PSRR与MCRR都是一个相对输入的误差比例。因此我们在设计时，首先要对系统的误差有一个控制的范围。个人觉得所有误差至少要控制在系统最小精度的1%以下。也就是说，如果精度是1mv的话，误差必须小于0.01mv。因为除了这两个误差以外，系统本身还带有偏置电压的误差，旁路的干扰，差分信号的分线性度、温度特性、分立元件的影响，外围器件精度的误差等等。再考虑到误差之间的关联性，可能会引起误差之间的相互叠加，因此小于两个数量级是安全的。 四 运放噪声理论与AD动态指标1.噪声特性。运放参数中理论背景很复杂的一个参数。在此之前有必要先普及一点点基本的运放噪声理论。 噪声是一种在幅值与频率上没有任何变化规律的、不可预测的随机信号。通常采用概率密度函数来表示噪声幅值的部分情况。最常见的就是正态分布。以下给出噪声理论中最常见常用的一些概念。 本底噪声：一般指的是除了系统中有用信号以外的噪声综合。注意是系统中噪声，也叫底噪。底噪确定了电路可以处理的理论最小信号。 信噪比SNR：信号的噪声程度被定义为： 当然信噪比结合有效位数等参数，还有其他公式可以计算表示。 噪声的单位：噪声一般以谱密度表示，单位是或者。单位中的Hz指的是一个频段。利用单位进行计算时，必须知道当前系统的频率范围。举例如下： 一个TLE2027运放的噪声指标是：20-20KHz的噪声为2.5。增益为40dB，输出电压为0dB（1V）。 先计算频率范围的平方根： 然后乘以噪声指标，得到运放的等效输入噪声： 输入噪声乘以增益即为输出噪声： 那么信噪比就可求出来： 在计算时，要注意噪声指标是输出指标还是输入指标。这里的噪声是输入指标，只是运放自身产生的噪声，对于其他无源元件引起的噪声以及外部噪声等综合影响，是需要噪声叠加后才能知道的。 噪声的叠加：运算放大器的噪声可能不是系统中唯一的噪声源。其他噪声来源可能包括来自于先前的过滤、偏移或信号调节等阶段的噪音。噪声的叠加公式是： 噪声的类型：在运放应用电路中大致存在5种类型的噪声： 散弹噪声（shot noise） 热噪声（thermal noise） 闪变噪声（flicker noise） 突发噪声（burst noise） 雪崩噪声（avalanche noise） 具体形成原理不赘述。每一个系统中都有可能存在多个噪声的混合，无法分离，但可以分析处理。 噪声的颜色分类（按频率分类）：刚才说过，系统噪声是不同类型噪声叠加在一起的。如果按照频率分的话，可大致将噪声分为以下几个颜色：（颜色的叫法出自光学原理与心理学），如图13。 图13 噪声参数在datasheet中的表现形式一般分为三种： A：第一种方法是指定噪声作为带宽的函数，两者都给出了一个相对于白噪声特性的常数，单位为或者。举例如下图14. 图14 B:第二种方法是用图形表示噪声。上面的规范只适用于常量图像的白噪声部分。该规范无法应用于噪声变化很快的低频率范围内（粉色噪声部分），因此需要用图像来表示。图15是运算放大器的噪声图的一个例子。 图15 C：最后一种方法是将其组合为总谐波失真+噪声规范 一般来说，如果带宽很宽，第一个方法可能是最好的。如果带宽窄，则噪音的贡献可能要少得多，而THD+N规范可能会被使用。 总体来讲，运放的噪声一般是符合要求的，可以根据频率范围与信噪比去计算。但对于运放电路所在系统而言，外部噪声是影响电路性能的主要噪声来源，因此对于运放噪声，设计者需要根据设计要求做不同程度的考虑。 2.THD（总谐波失真）、THD+N（总谐波失真+噪声参数）、SNB（信噪比）、SINAD（信纳比）、ENOB（有效位数）、SFDR(无杂散动态范围)。 既然已经在噪声中引出了总谐波失真与信噪比，那么索性将相关理论一次讲完。这六个参数是定量表示ADC动态性能的最常用指标。以下逐一介绍。 THD（总谐波失真）：指的是基波信号的均方根值与其谐波(一般仅前5次谐波比较重要)的和方根的平均值之比。ADC的THD虽然可以用任何电平来规定，但是一般也用接近满量程的输入信号来规定。 THD+N（总谐波失真+噪声放大器参数）：THD+N，被定义为噪声电压均方根加上谐波电压的均方根与输出电压均方根的比值。一般用dBc或%表示。换种方式讲，THD+N是所有其他频率分量与基本的比值。公式如下： 噪声电压与总谐波失真两者是不相关的，只是因为测量方便而特性设计了这个参数。设计者也可以根据频率范围与噪声指标，反向算出总谐波失真。THD与N的关系仍然满足： SNB（信噪比）：运放与AD都有SNB，但在设计中，运放参数要远远好于AD参数，以避免AD性能受到限制，其他器件也一样。 SNB就是信号与噪声的比值，如果两者都在dB中表示，两者相减即可。在ADC中信噪比与AD的位数也有关系，具体公式如下： 位数越高信纳比越高，具体看下图。注意这里的位数不是有效位数，是AD的理论位数。但实际的datasheet中的信噪比要略低于下表的值。这种失位现象多为运放内部的无源元件产生的噪声引起的。 图16 SINAD（信纳比）：SINAD是用来描述信号质量，考量噪声和谐波对信号失真影响的一种参数。指的是信号幅度均方根与所有其它频谱成分(包括谐波但不含直流)的和方根的平均值之比。数学的一般形式SINAD的表达如下: 在THD+N中讲过，一个信号中除了基波外，剩下的就只有噪声与谐波。那么SINAD同样也可以表示为： 信号的信噪比是信号与噪声的比值，并没有加入由谐波引起的失真度。因此信噪比与信纳比仅仅只差了一个失真影响而已。注意：公式里的数字都是标量，不是dB。 无杂散动态范围 (SFDR) ：指的是信号的均方根值与最差杂散信号( 无论它位于频谱中何处)的均方根值之比。最差杂散可能是原始信号的谐波，也可能不是。在通信系统中，SFDR 是一项重要指标，因为它代表了可以与大干扰信号( 阻塞信号)相区别的最小信号值。SFDR 可以相对于满量程(dBFS) 或实际信号幅度(dBc) 来规定。下图以图形化方式说明了SFDR 的定义。 图17 综上所述，信噪比是能量与基波能量的比值。总数谐波失真(THD)是谐波能量与基波能量的比值。总的来讲，就是基波，谐波，噪声关系的不同表现方式。具体如图18所示。因为我们通常会通过数据表知道上述这些参数的一两个，因此没有必要从根本原理上出发计算。 图18 ENOB（有效位数）：一个AD芯片在制作时，是按照理想位数做的。但在实际应用中会受到内部噪声与谐波的影响。因此需要在SNB的基础上加上谐波带来的影响。那么有效位数的计算即为： 这里以THD+N为例（其他参数一样）讲一下，百分比与dB之间的转换公式： 五 ADC设计举例及其信号链误差分析假设传感器的实际输出0-10V，当前上位的采样频率是10KHz。传感器的灵敏度是6mv/um。要求控制精度在1um左右。以上是项目的前提条件。 首先确定了AD芯片为24位的ADS131A04。以下是具体信息： 图19 输入范围为：单极性0-5V（5V供电），双极性（±2.5V）：±2.5V。最低有效位为 如果按照有效位数计算，则LSB如下： 完全符合精度要求，在此不赘述。后期通过SDAM的测试发现：就当前输入信号的准确度（误差在mv级别）而言，如果不经过运放，直接给小电压输出AD，完全可以满足要求。因此只要控制住运放输出的误差，即可实现设计要求。 下面主要来说明运放的选择，根据参数的重要程度考量如下： 1. 带宽：上文已经讲过，在测量随机信号时，由于没有固定的信号频率，因此以采样频率为基准考量带宽。当前采样频率为10K，那么带宽至少应大于采样频率的50倍，即500KHz。 2. 摆率：公式为SR=2πfV. f为输入信号的频率，V为输入信号的幅值。测头采集的是随机信号，为了保证信号的完整性，公式中的频率应该取采样频率较为合适。因为采样频率大于信号频率的2倍以上。所以单极性的SR必须大于6.28nV/us，双极性必须大于12.56nV/us。由于f选10K过采样频率，因此此计算结果有很大的余量。 3. 输入阻抗：运放的输入阻抗，实际是与传感器的输出阻抗组成分压电路，其所得电压即为运放的实际输入电压。考虑到电压要精确到1mV一下，那么阻抗必须大于传感器阻抗的1000倍以上。传感器输出阻抗一般为几十到几百ohm不等，运放的输入阻抗必须大于1M即可。实际上大部分运放的输入阻抗远远大于1M ohm。 4. CMRR与PSRR：精度在1mv左右，那么两种抑制比的级别至少要小于1mv的100倍（笔者观点），即10uV/V。对应到dB则为：100dB（左右），具体精度对应关系见下表。 5. 电源电压、输入范围，输出范围：输入、输出分别对应的是传感器信号范围与AD的输入范围。0-10V输入，0-5V输出。因此运放除了缓冲外，还要放大。电源选择为正负12V。 6. 输入偏置电压：10uv级别即可。 7. 静态电流：功耗不做要求。 8. 噪声：频率范围为0-5k，噪声电压10uV。那么噪声即为 9. 偏置电流：要根据串入电阻的计算电压，依然控制在10u以内。 10. 其他参数：稳定时间等等在此不做考虑。 以下将设计前后几款运放的性能参数列出，观察是否满足上述要求： 运放OPA4188 运放ina157 观察上述两个运放的参数，可以看出上述讨论过的8种主要参数基本都符合预设标准。排除输入信号本身的波动和其他不可控参数及因素的原因，基本是可以达到预设mv级别的结果。 通过使用测试组的线性稳压直流电源对制成后的ADC进行测试，测试结果如下： 总体看无论是哪一种方式的运放电路，测试结果都在mv级别。单端的157运放准确度最高，基本稳定在1mv级别。但每一组的输出波动各有不同，误差相对很大。每一组造成误差大的原因可能如下： 第四组没有增加外围电阻，仅靠内置电阻完成了2:1的运算，结果理想。 其他三组都不同程度的增加了外围电阻，由于精确度问题，导致了与第四组的差别。对于高精度ADC来讲，外围元件的精度设置是影响输出精度的关键。其次才是各类误差干扰的影响结果。在保证了元件精确度后，在着重讨论如何消除系统各部分的影响。 下面对ADC信号链的误差进行一定分析。下图是ADC信号链的示意图。 图中为一个传感器。连传感器的交流信号先是推过两级预调理放大器，然后到达要采样的ADC输入端。此处的目的是设计这样一个系统，使其可以精确地表示传感器信号，精度保持在传感器原始值的±0.1%之内。 假设在此例中，ADC的满量程输入为10V，分辨率为12位。如果转换器是理想的转换器，则可确定其动态范围或SNR为60dB。 这里可以近似的认为SNR=SINAD。首先可以算出来ENOB（实际可以不用计算，一般AD都会告诉） ENOB=(SNR-1.76)/6.02=9.67 由有效位数来定义LSB可以大幅度减少数据输出端可能发生的表征的数量。 LSB=10/29.67=12.27mv AD转换的波动范围应该为±LSB/2较为合理。即为±6.13mv。精度为原始值的0.06%。刚好略小于精度要求。 值得注意的是这里的精度值并没有考虑前端运放buffer、电源以及其他外部的影响。假设前端的整体误差为20mv。即是图5所示累积噪声。系统精度仍然定义为0.1%。同样的12位转换器，其精度能否达到定义的系统规格要求？答案是不能，原因如下。 以下是其计算方法，其中所用ADC的SNR= 60dB。 前端噪声的加入使得系统的信噪比变低。但上文已经算过只有60dB的SNR可以保持住0.1%的精度。因此需要对ADC误差进行改善。改为SNR为70dB（12位的SNR理想值仅为74dB），对应ENOB为11.34，则ADC的误差变为3.9mv。系统总信噪比如下： 依旧无济于事。 因此要保住系统的精确度，首先确保AD本身是远远高出精度要求的。但单纯的提高AD性能是无法改善系统误差的。其次主要解决前端buffer的影响。这两种影响都可以根据参数的选择去控制。 在信号链中，可能会累积的误差有两类——即直流和交流误差。直流或静态误差(如增益和失调误差)有助于了解信号链的精度或灵敏度。交流类误差也称为噪声和失真，限制着系统的性能和动态范围。这两类误差都需要了解，因为二者最终决定着系统的分辨率。以下给出信号链的误差图。 需要注意的是，无源元件的精度问题，尤其是电阻。很大程度上影响了运放的输出误差。别的误差在器件选择时注意控制参数即可减少影响。 对于电阻，这里还是详细说明比较好。阻性直流误差源于不理想的电阻容差。简单地指定容差值是不够的。然而，对电阻误差容差过分挑剔也可能产生不利影响，使得分析过于复杂。在为给定的信号链指定电阻类型时，至少要注意四个至关重要的技术规格： 1. 值容差，单位通常为%。 2. 温度系数或漂移，单位通常为ppm/°C。 3. 寿命漂移或合格性，通常以指定小时数内的%为单位(通常为1000)。 4. 值容差比，当网络中或同一封装中有两个或以上的电阻且值匹配时，值容差以%为单位。 假设有一个100Ω的电阻，其值容差为1%，温度漂移为100 ppm/°C，寿命容差为5%，则在5000小时的寿命周期内，在85°C的温度范围内，其电阻为93.15 Ω至106.85 Ω。（具体算法自行查阅）。（误差分析部分参考了ANI：《高速AD转换精度透视》） 六 总结整体来讲，对于ADC的设计要获得满意的精度很大程度上取决于AD与运放的选择与匹配。当然对于高精度的ADC而言，则要从每一个细节去控制误差的产生。本文的目的不是如何消除系统成型后的误差，而是通过器件选择过程的参数分析去尽量减少误差。文中有很多问题没有展开讨论，举例也不多，希望读者海涵。
| 
3
/6 
工商网监
湘ICP备2023018690号
8615
淘帖
31
赞
回复
显身卡
