完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
一块电路板,需要在工业或者强干扰场合应用,如何提高抗干扰能力呢?我结合实际经验教训来探讨一下,首先来说说上拉电阻。http://www.gooxian.com/article/show-1821.htm
在数字逻辑电路中,我们经常使用上拉或下拉电阻,用多了也比较随意, 10K.5.6K.4.7K.1K都能看到,那么到底用多少了?如何量化呢?先来看看我的一个设计教 训: 在一块应用板中,应用环境比较恶劣,一开始就考虑/很多措施,大小滤波电容一堆,在 PCB走线时很困难,首先当然满足时序要求严格的信号.这样就把异步复位线在后面补线,因为是平时不工作,而且是低电平有效的,就千里走单骑,拉了一条线算是完成任务,上拉 电阻延用了以前的设计选用47K.实际调试时问题来了,一开始单步调试表现出来的现象并 不是系统被复位,而是某些寄存器经常被清空了,悬啊,原因不明,用尽手段去找原因,偶 然发现运行时会重复计数,于是注意意到复位线,先在FPGA内部断开RESET信号,用一 个延时复位计数器替代,一切0K,问题被明确下来。 上拉电阻怎么选,选多少?计算不复杂,用到的是基础知识,首先明确TTL电平:VH=2.4V,VL=0.4。上拉电阻—般是接电源VCC的。那么被上拉的信号电压 VI=VCC-R*I:其中R是上拉电阻, i是流过上拉电阻的电流,当VI<=0.4V时,VI就是低电平了。我们来估算一下相应的电流,当R选47K时,VCC是3.3V,i=(3.3-0.4)/47000,i=65uA。 当 R 选 10K 时,VCC 是 3.3V, i=(3.3-0.4)/10000,i=290uA。当 R 选1K时,VCC是3.3V, i=(3.3-0.4)/1000,i=2.9mA。如果干扰源线间偶合,我们看到不同的上拉电阻要使VI达到低电平,需要驱动的电流增加,从而增强抗抗干扰能力。 在应用现场如果条件合适,我们可以用一块实验板直接测量干扰信号值。也可以选用不同 的上拉电阻值来提高抗干扰能力。 |
|
|
|
只有小组成员才能发言,加入小组>>
8780 浏览 0 评论
3013 浏览 2 评论
3874 浏览 0 评论
10860 浏览 9 评论
14812 浏览 1 评论
1287浏览 0评论
880浏览 0评论
1157浏览 0评论
1095浏览 0评论
770浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-25 10:09 , Processed in 1.084076 second(s), Total 68, Slave 51 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号