完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
我刚开始学VHDL编程,QuartusⅡ仿真平台稳定吗?我试着编了一个计数器的程序,怎么计数器(整型)有时会在7清零,有时会在15清零,有时会在我规定的数上清零,这是怎么回事?是还需要什么设置?
补充问题:
我设定 signal counter: integer range 0 to 18; 但是counter会加到31,这句不是用来设定counter 的范围的吗怎么还会加到大于18的数?
举报
一杯水
应该是没清零的原因,我又仿真了一下
邹小东
发布
通过vivado来实现串口通信(Verilog语言)
1307 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1038 浏览 0 评论
如何使用CAN通信如何实现对变频器的控制?
2382 浏览 1 评论
想请教一下华芯拓远的工程师关于ASIC芯片调试软件的问题
2087 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2349 浏览 0 评论
高速总线背板设计
1870 浏览 49 评论
新技术VPX VME64总线介绍
6007 浏览 113 评论
电子发烧友网
电子发烧友论坛
查看 »
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-21 22:55 , Processed in 0.615188 second(s), Total 41, Slave 34 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com