完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
已退回1积分
|
|
相关推荐
16个回答
|
|
|
给dig和seg赋初值之后仿真就不能出波形了，不知道为什么
|
|
|
|
|
|
你把代码贴出来看看，是不是testbench里面没有实例化顶层文件啊
|
|
|
|
|
|
看看modelsim仿真下面的错误提示，肯定代码出问题了
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
现在的问题是下到板子里是可以的，仿真时段选和位选一直不变，等于初值，如果不赋初值的话就一直是红线
|
|
|
|
|
|
建议调出中间模块的寄存器，然后可以验证中间变量
|
|
|
|
|
|
计数用的timevalue是正常的，进位也是正常的，就是dig和seg没变
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
你们用的都是什么FPGA板子啊
|
|
|
|
|
|
谢谢楼主分享！
|
|
|
|
|
|
暑假即将来临，想学习FPGA的同学们，可以利用暑假期间好好学习下FPGA，我们现在有款初学者的FPGA开发板利器，现在购买还有配套书籍赠送哦：
入门FPGA开发板： https://item.taobao.com/item.htm ... &id=35911884243 赠送完全配套书籍： https://item.taobao.com/item.htm ... amp;id=540865636294 有一定基础的同学，可以看下高端的开发板： https://item.taobao.com/item.htm ... amp;id=520588767908 如果以上两款依然满足不了您的需求，更可以看下更高端的开发板： https://item.taobao.com/item.htm ... &id=39939126777 有任何问题，欢迎旺旺 QQ来咨询哦！ |
|
|
|
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计50：主要功能测试结果与分析2 nvmePCIe高速存储
252 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49：主要功能测试结果与分析1
1501 浏览 0 评论
907 浏览 0 评论
855 浏览 0 评论
658 浏览 0 评论
4427 浏览 63 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
6301
评论
淘帖
4097
