完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
本文介绍了一种SoC芯片架构,及其在0.18μm CMOS工艺上以Talus为主导EDA工具的物理实现。该芯片包含41个时钟域,4种低功耗工作模式,2个相互隔离的1.8V内部电源域,约有65万个标准单元,94个宏模块,250个pad,合计约900万个逻辑等效门,3600万个晶体管,芯片面积10.5mm×10.5mm。
【关键词】：约束设计;;布局规划;;时钟树设计 【DOI】：CNKI:SUN:JCDI.0.2010-04-010 【正文快照】：1芯片结构及物理实现流程介绍该芯片主要由32位处理器、静态随机存储器、以太网MAC接口、SPI接口、USB1.1设备接口、USART同异步通信接口、SCI智能卡接口、片外存储器控制器等模块组成。该芯片具备高处理能力、低功耗等特点。其结构框图如图1所示。我们采用以Magma工具为主,Men 
0
|
|
相关推荐 |
|
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1461
评论
淘帖
1799
22
