si24ri芯片介绍广大朋友可以看看，联系方式在图片上,控制器,寄存器,嵌入式,收发器,带宽

`Si24R1 是一颗工作在 2.4GHz ISM 频段，专为低功耗无线场合设计，集成嵌入式 ARQ
基带协议引擎的无线收发器芯片。工作频率范围为 2400MHz-2525MHz，共有 126 个 1MHz
带宽的信道。
Si24R1 采用 GFSK/FSK 数字调制与解调技术。数据传输速率与 PA 输出功率都可以
调节，支持 2Mbps,1Mbps,250Kbps 三种数据速率。高的数据速率可以在更短的时间完成
同样的数据收发，因此可以具有更低的功耗。
Si24R1 针对低功耗应用场合进行了特别优化，在关断模式下，所有寄存器值与 FIFO
值保持不变，关断电流为 0.7uA；在待机模式下，时钟保持工作，电流为 15uA，并且可
以在最长 130uS 时间内开始数据的收发。
Si24R1 操作方式非常方便， 只需要微控制器（MCU）通过 SPI 接口对芯片少数几
个寄存器配置即可以实现数据的收发通信。嵌入式 ARQ 基带引擎基于包通信原理，支持
多种通信模式，可以手动或全自动 ARQ 协议操作。内部集成收发 FIFO，可以保证芯片
与 MCU 数据连续传输，增强型 ARQ 基带协议引擎能处理所有高速操作，因此大大降低了
MCU 的系统消耗。
Si24R1 具有非常低的系统应用成本，只需要一个 MCU 和少量外围无源器件即可以
组成一个无线数据收发系统。内部集成高 PSRR 的 LDO 电源，保证 1.9-3.6V 宽电源范围
内稳定工作；数字 I/O 兼容 2.5V/3.3V/5V 等多种标准 I/O 电压，可以与各种 MCU 端口
直接连接。
图 1-1 芯片结构框图
Preliminary Si24R1
2 引脚信息
图 2-1 Si24R1 引脚信息图（QFN20 4×4 封装）
表 2.1 引脚功能描述
端口  端口名称  端口类型  功能描述
1  CE  DI  芯片开启信号，激活 RX 或 TX 模式
2  CSN  DI  SPI 片选信号
3  SCK  DI  SPI 时钟信号
4  MOSI  DI  SPI 输入信号
5  MISO  DO  SPI 输出信号
6  IRQ  DO  可屏蔽中断信号，低电平有效
7，15，
18
VCC  Power  电源（+1.9 ~ +3.6V，DC）
8，14，
17，20
VSS  Power  地（0V）
9  XO  AO  晶体振荡器输出引脚
10  XI  AI  晶体振荡器输入引脚
11  VDD_PA  Power  给内置 PA 供电的电源输出引脚（+1.8Ｖ）
12  RFP  RF  天线接口 1
13  RFN  RF  天线接口 2
16  IREF  AI  基准电流
19  VDD_D  PO  内部数字电路电源，须接去耦电容
Die exposed  Power  地（0V），推荐与 PCB 大面积地相连
Preliminary Si24R1
3 工作模式
3.1  状态转换图
Si24R1 芯片内部有状态机，控制着芯片在不同工作模式之间的转换。
Si24R1 可配置为 Shutdown、Standby、Idle-TX、TX 和 RX 五种工作模式。状态
转换图如图 3-1 所示。
图 3-1 Si24R1 工作模式切换图
Preliminary Si24R1
3.1.1 Shutdown  工作模式
在 Shutdown 工作模式下，Si24R1 所有收发功能模块关闭，芯片停止工作，消耗电
流最小，但所有内部寄存器值和 FIFO 值保持不变，仍可通过 SPI 实现对寄存器的读写。
设置 CONFIG 寄存器的 PWR_UP 位的值为 0，芯片立即返回到 Shutdown 工作模式。
3.1.2 Standby  工作模式
在 Standby 工作模式，只有晶体振荡器电路工作，保证了芯片在消耗较少电流的同
时能够快速启动。设置 CONFIG 寄存器下的 PWR_UP 位的值为 1，芯片待时钟稳定后
进入 Standby 模式。芯片的时钟稳定时间一般为 1.5~2ms，与晶振的性能有关。当引脚
CE=1 时，芯片将由 Standby 模式进入到 Idle-TX 或 RX 模式，当 CE=0 时，芯片将由
Idle-TX、TX 或 RX 模式返回到 Standby 模式。
3.1.3 Idle-TX  工作模式
在 Idle-TX 工作模式下，晶体振荡器电路及时钟电路工作。相比于 Standby 模式，
芯片消耗更多的电流。当发送端 TX FIFO 寄存器为空，并且引脚 CE=1 时，芯片进入到
Idle-TX 模式。在该模式下，如果有新的数据包被送到 TX FIFO 中，芯片内部的电路将
立即启动，切换到 TX 模式将数据包发送。
在 Standby 和 Idle-TX 工作模式下，所有内部寄存器值和 FIFO 值保持不变，仍可
通过 SPI 实现对寄存器的读写。
3.1.4 TX  工作模式
当需要发送数据时，需要切换到 TX 工作模式。芯片进入到 TX 工作模式的条件为：
TX FIFO 中有数据， CONFIG 寄存器的 PWR_UP 位的值为 1，PRIM_RX 位的值为 0，
同时要求引脚 CE 上有一个至少持续 10us 的高脉冲。芯片不会直接由 Standby 模式直接
切换到 TX 模式，而是先立即切换到 Idle-TX 模式，再由 Idle-TX 模式自动切换到 TX 模
式。Idle-TX 模式切换到 TX 模式的时间为 120us~130us 之间，但不会超过 130us。单包
数据发送完成后，如果 CE=1, 则由 TX FIFO 的状态来决定芯片所处的工作模式，当 TX
FIFO 还有数据，芯片继续保持在 TX 工作模式，并发送下一包数据；当 TX FIFO 没有
数据，芯片返回 Idle-TX 模式；如果 CE=0，立即返回 Standby 模式。数据发射完成后，
芯片产生数据发射完成中断。
3.1.5 RX  工作模式
当需要接收数据时，需要切换到 RX 工作模式。芯片进入到 RX 工作模式的条件为：
Preliminary Si24R1
设置寄存器 CONFIG 的 PWR_UP 位的值为 1，PRIM_RX 位的值为 1，并且引脚 CE=1。
芯片由 Standby 模式切换到 RX 模式的时间为 120~130us。当接收到数据包的地址与芯
片的地址相同，并且 CRC 检查正确时，数据会自动存入 RX FIFO，并产生数据接收中
断。芯片最多可以同时存三个有效数据包，当 FIFO 已满，接收到的数据包被自动丢掉。
在接收模式下，可以通过 RSSI 寄存器检测接收信号功率。当接收到的信号强度大
于-60dBm 时，RSSI 寄存器的 RSSI 位的值将被设置为 1。否则，RSSI=0。。RSSI 寄存
器的更新方法有两种：当接收到有效的数据包后，RSSI 会自动更新，此外，将芯片从
RX 模式换到 Standby 模式时 RSSI 也会自动更新。RSSI 的值会随温度的变化而变化，
范围在±5dBm 以内。
Preliminary Si24R1
图 4-2 包控制字段格式
数据包长度子字段指定数据包 32 字节。
度为 32 字节)
重发的包，可以防止接收端多
次接
确认信号。对于发
射方
种，CRC 的长度通过 CONFIG 寄
存
4 数据包处理协议
Si24R1 基于包通信，支持停等式 ARQ 协议。芯片内部 ARQ 协议基带处理引擎，可
以不需要外部微控制器干预下，自动实现 ACK 和 NO_ACK 数据包的处理。ARQ 协议基带
处理单元支持 1 到 32 字节动态数据长度，数据长度在数据包内。也可以采用固定数据
长度，通过寄存器指定；基带处理单元完成数据的自动解包、打包、自动回复 ACK 确认
信号以及自动重发。该处理单元内部有 6 个通信管道，可以直接支持 1：6 星型网络。
4.1 ARQ  包格式
一个完整的 ARQ 数据包包括前导码、地址、包控制字、负载数据以及 CRC。如图 4-1
显示为一个完整的包。
前导码  地址  包控制字  负载数据  CRC
图 4-1 一个完整的带数据的 ARQ 包
前导码字段主要用于接收数据同步，发射时芯片自动附上，接收时芯片自动去掉，
对用户不可见。
地址字段为接收数据方地址，只有当该地址与芯片的地址寄存器中地址相同时才会
接收。地址长度可以通过配置寄存器 AW 配置为 3、或 4、或 5 字节。
包控制字段长度为 9bit, 结构如图 4-2。
PID 1bit  NO_ACK 1bit  数据包长度 6bit
的长度，可以为 0 到
例如：000000 = 0byte(包为空)
100000 = 32 byte(数据包长
PID 子字段告知接收端这个包是一个新的包还是一个
收同一个包。发射方通过 SPI 写 FIFO，PID 的值自动累加。
NO_ACK 子字段为 1 时，则表明发射方告知接收端不需要回 ACK
，使 NO_ACK 位为 1 需要先配置 FEATURE 寄存器中的 EN_DYN_ACK 位为 1，且使用
W_TX_PAYLOAD_NOACK 命令写 FIFO。当收到一个这样的包后，接收端不会发送 ACK 确认
信号给发射方。（即使接收端工作在 ACK 接收模式）
负载数据字段为发射数据内容，可以最长 32 字节。
CRC 字段为包的 CRC 值，CRC 支持 8bit 和 16bit 两
器中的 CRCO 位配置。
Preliminary Si24R1
4.2 ARQ  通信模式
在 TX 模式下，发送端自动将前导码、地址、包控制字、负载数据、CRC 打包。通过
射频模块将信号调制通过天线发射。
在 RX 模式下，接收端在接收到的解调信号中不断侦测有效地址，一旦侦测到地址与
接收地址相同，开始接收数据，如果接收到的数据有效，则将负载数据部分存放入 RX
FIFO 中，并产生中断通知 MCU。MCU 通过 SPI 接口可随时访问 RX FIFO 寄存器，进
行数据读取。
4.2.1 ACK  模式
当用 W_TX_PAYLOAD 命令对发送端 TX FIFO 写数据时，将数据打包后，数据包中
包控制字段 NO_ACK 标志位复位。接收端接收到一帧有效数据后, 产生 RX_DR 中断
后，会自动发送一帧 ACK 信号，发送端接收到 ACK 信号，则自动清除 TX FIFO 数据
并产生 TX_DS 发射中断，表明此次通信成功。
接收端在发送 ACK 信号时，取接收管道地址作为目标地址来发送 ACK 信号，所以发
送端需要设置接收管道 0 地址与自身发送地址相同，以便接收 ACK 信号。
如果发送端在 ARD 时间内没有接收到 ACK 信号，则重新发送上一帧数据。当重发次
数达到最大，仍没有收到确认信号时，发送端产生 MAX_RT 中断。MAX_RT 中断在清
除之前不能进行下一步的数据发送。所有中断通过对状态寄存器进行写操作来清除。
PLOS_CNT 寄存器在每产生一个 MAX_RT 中断后加 1，用来记录当前频段下，丢失的
数据包的数量。ARC_CNT 寄存器记录当前数据重发的次数，在发送一包新数据时使其
复位。最大重发次数与 ARD 时间通过 SETUP_RETR 寄存器来进行配置。接收端开启
自动回复 ACK 信号由 EN_AA 寄存器来控制。
图 4-3 示为 ACK 模式下的一次通信完成。
ACK接收成功
产生 TX DS中断
PAYLOAD ACK
PTX
PAYLOAD ACK
PRX
Packet接收成功
产生RX DR中断
图 4-3 ACK 通信模式
发送端每当发射一个新数据包，数据对应的 PID 自动加 1，因此发送的相邻的两个
Preliminary Si24R1
数据包中，PID 应互不相同。如果链路中连续几帧数据丢失，接收端接收到的连续两帧
数据的 PID 可能相同。
接收端如果发现接收到数据与上一帧数据 PID 相同，则比对 CRC，如果 CRC 也相
同，则判断为上一帧数据的重发，将数据丢弃，并重新回复 ACK 信号。图 4-4 发送端
第一次数据发送没有接收到 ACK 信号，进行重发后，接收到 ACK 信号，数据通信成
功完成。
图 4-4 无 ACK PAYLOAD 通信模式
接收端在回复 ACK 信号时，可以同时发送带有负载数据的 ACK 信号
（ACKPAYLOAD）。开启这一功能需要配置 FETURE 寄存器中的 EN_ACK_PAY 位，
并且双方必须开启动态负载长度。
接 收 端 先 用 W_ACK_PAYLOAD 对 TX FIFO 写 入 对 应 接 收 数 据 管 道 的
ACKPAYLOAD，当这一管道接收到一帧新的有效数据，产生 RX_DR 中断，并自动回
复 ACK，并自动将 ACKPAYLOAD 其打包，发送给发送端；发送端收到带有负载数据
的 ACK 信号后，同时产生 TX_DS 和 RX_DR 中断。当接收端再次接收到发送端发送的
一包有效数据后，表示发送端已经收到 ACKPAYLOAD，清除 TX FIFO 中数据，同时
产生 RX_DR 与 TX_DS 中断。如果收到的数据为上一包数据的重发，则重新将此
ACKPAYLOAD 打包，并作为 ACK 信号发送出去。图 4-5 发送端第一次发送后没有收
到带有 ACKPAYLOD 的 ACK 信号，进行重发，接收端再次将此 ACKPAYLOAD 打包，
接收端收到后，进行下一帧数据发送。


`