verilog实现C的逻辑（一小部分代码，以后有时间会经常发布）

C语言：

C语言：

for(i=0;i

if(){

break;

}

verilog语言：

module test(

input rst,

input clk

);

parameter WIDTH=5;

parameter n=1000;

reg[WIDTH-1:0] i;

wire en;

reg en_dl;

always @(negedge rst,posedge clk) begin

if(!rst)begin

i<='d0;

end

elseif(i

if(en|| en_dl) begin

i<=i;

end

elsebegin

i<=i+d'1;

end

elsebegin

i<=i;

end

//if break

assign en=()?1'b1:1'b0;

always @(negedge rst,posedge clk) begin

if(!rst)begin

en_dl<=1'b0;

end

elsebegin

en_dl<=en;

end

endmodule

jf_ed1027847 · 2017-3-7 09:49:27

谢谢楼主的分享哦~

h1654155955.8304 · 2017-3-7 11:04:34

谭超 · 2017-3-7 14:33:51

谢谢楼主的分享哦~

牛哥哥要炸天 · 2017-3-7 20:58:54

斐波那契数列：
1，1，2，3，5，8，13，21，34，55…………
C语言版本：
#include
#define N 20
void fun1(void);
int main()
{
fun1();
return 0;
}
void fun1(void)
{
int f1,f2;
int f;
int i;
f1=1;
f2=1;
for(i=0;i f=f2;
f2=f1+f2;
f1=f;
}
printf("%dn",f2);
}
verilog版本（未调试）：
module test(
input rst,
input clk,

output dout_valid,
output reg[15:0] dout
);

parameter N=17;

reg[4:0] count;
reg[15:0] sum_reg1;
reg[15:0] sum_reg2;
wire signed[16:0] sum1;
wire signed[15:0] sum2;

always @(negedge rst,posedge clk) begin
if(!rst) begin
count<='d0;
end
else if(count count<=count+'d1;
end
else begin
count<=count;
end
end

always @(negedge rst,posedge clk) begin
if(!rst) begin
sum_reg1<='d1;
sum_reg2<='d1
end
else begin
sum_reg1<=sum2;
sum_reg2<=sum_reg1;
end
end

assign sum1=sum1_reg1+sum2_reg2;
assign sum2=(sum1[16:15]==2'b00 || sum1[16:15]==2'b11)?sum1[15:0]:(sum1[16])?16'h8000:16'h7fff;

assign dout_valid=(count==N)?1'b1:1'b0;

always @(negedge rst,posedge clk) begin
if(!rst) begin
dout<='d0;
end
else if(count==N-1) begin
dout<=sum2;
end
else begin
dout<=dout;
end
end

endmodule