完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
`刚刚接触EDA,昨天接到一个实验任务,内容如下
然后我用Quartus2进行文本编辑,代码如下: library ieee; use ieee.std_logic_1164.all; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity DVF is port(clk:in std_logic; D: IN STD_LOGIC_VECTOR( 7 DOWNTO 0); fout:out std_logic); end; architecture one of DVF is signal full :std_logic; begin p_reg:process(clk) variable cnt8:std_logic_vector( 7 DOWNTO 0); begin if clk'event and clk='1' then if cnt8="11111111" then cnt8:=d;full<='1'; else cnt8:=cnt8+1;full<='0'; end if; end if; end process; p_div:process(full) variable cnt2:std_logic; begin if full'event and full='1' then cnt2:=not cnt2; if cnt2='1' then fout<='1'; else fout<='0'; end if; end if; end process; end; 接着检查编译没语法错误,跟着我就直接按仿真那个按钮,结果出现没有输入端信号,请问高手这是由于我代码写少了还是因为进行仿真时软件的设置没有设置好,如果是该怎么做,谢谢了` |
|
相关推荐 |
|
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-27 06:19 , Processed in 0.536414 second(s), Total 65, Slave 47 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号