一种通用的低成本QC-LDPC码译码结构

2010-4-24 09:26:56 1711

0 【作者】：申睿;邓运松;向波;陈赟;曾晓洋; 【来源】：《小型微型计算机系统》2010年03期【摘要】：提出一种通用的QC-LDPC码译码器架构.该架构采用一种特殊的绑定结构和一个可配置的循环移位网络,实现了多码率变码长的LDPC译码,可以应用在多标准数字通信系统中.同时,该结构使存储单元的利用率提高了13倍.提出的可配置数据交换网络可以使存储单元和运算单元之间的连线规则化,降低了连线复杂度.基于该结构,本文实现了符合中国数字电视地面传输标准DTMB中LDPC译码器,在SMIC0.18um标准COMS工艺下,芯片面积约为8mm2;在时钟频率50MHz,迭代次数15次,8比特量化的条件下,吞吐率可达91Mbps 【关键词】：QC-LDPC码;;多标准;;绑定结构;;循环移位网络【DOI】：CNKI:SUN:XXWX.0.2010-03-037 【正文快照】：1引言低密度校验码(LDPC)是一种译码性能很高的前向纠错码,它的译码性能接近香农极限[1].其中具有准循环特性的LDPC码(QC-LDPC)[2],由于其具有规则的校验矩阵,非常适合硬件实现而被多种通信协议采用.为了达到卓越的译码性能,数字通信系统中采用的LDPC码的码长通常都很长,例如, 全文下载 0
2010-4-24 09:26:56　　评论淘帖0 举报相关推荐 • 一种基于距离图的QC-LDPC构造算法 28 • 码长连续变化的QC-LDPC码的设计 11 • QC-LDPC码编码器的FPGA实现 11 • 高速通用LDPC码译码技术 0 • 使用效率内存部分并行译码器结构的QC - LDPC码 0 • 大围数QC_LDPC码的译码器该怎么设计？ 1472 • 采用FPGA芯片实现多码率QC-LDPC译码器的设计与测试 3284 • 基于环路分类的围长至少为10的QC-LDPC码显式构造方法 0 • 一种基于改进线性规划的LDPC码混合译码算法 0 • 大列重低复杂度的QC-LDPC码构造 0