完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
【作者】:李旺远;王长山;
【来源】:《计算机与现代化》2010年03期 【摘要】:随着芯片集成度的提高,基于片上系统[1](SoC)的片上网络(NoC)已成为芯片设计的重点。随着IP核的增多,节点和链路的故障率大大增加,这就使得运用容错以提高系统的可靠性成为NoC的设计重点。本文在对传统NoC容错技术的基础上,基于2D-Mesh拓扑结构,提出一种基于转弯模型(Turn Model)的跳步容错算法(Hop-Fault-Tolerant,HFT),并在OPNET仿真平台对其进行仿真和性能分析。 【关键词】:片上网络;;容错;;Mesh;;跳步容错 【DOI】:CNKI:SUN:JYXH.0.2010-03-011 【正文快照】:0引言随着半导体工艺技术步入纳米阶段,在单一芯片中集成上亿晶体管已经成为现实,如何有效地利用数目众多的晶体管是芯片体系结构必须回答的新问题。因循单核的发展思路,芯片设计将面临互连延迟、存储带宽、功耗极限等性能提升的瓶颈问题。因此,有必要研究新型的芯片体系架构以 |
|
相关推荐 |
|
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-23 17:39 , Processed in 0.553259 second(s), Total 43, Slave 31 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号