完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
5542
|
如图所示,3v3在上电时序中出来得比较晚，要如何做才能让3v3出来的时间早点？减小R1402的阻值和去掉C1311都没有效果。是不是这种EN脚控制使能的DC-DC芯片，它的时分上电时间是固定的？
0
已退回5积分
|
|
相关推荐
6个回答
|
|
|
看你在系统里具体应用情形，EN是否可以用来的较早的电来做，还有所用的VIN是在EN动作之前还是之后；动你所说的RC对时序基本没影响
|
|
|
|
|
|
这个芯片内部有做缓启动，主要是芯片要等电源输入稳定后再输出，保护芯片和后端的负载。
|
|
|
|
|
|
使能信号时差补偿或者换芯片！
|
|
|
|
|
|
要去肯定是去掉输出端的大电容啊
|
|
|
|
|
|
|
|
|
|
|
|
最好的是提早使能时间
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
958 浏览 0 评论
5V供电情况下JFET前级放大电路怎么实现，JFET能不能先将信号放大到2-3mv,然后在用单运放进行1000倍左右放大？
2132 浏览 1 评论
1305 浏览 0 评论
USB Type-C的双角色端口（DRP）我这样设计可以吗？
794 浏览 0 评论
2010 浏览 0 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
3761
