发 帖  
[资料]

Verilog写的除法器,两个十进制输入,32位IEEE754标准浮点数输出

2016-3-12 11:45:46  10707 Verilog

div1_feng.zip

2.09 MB , 下载次数: 452

举报 分享淘帖 只看该作者
最近下载过的用户(80)
· 2016-3-12 19:59:54
· 2016-3-24 16:49:12
· 2016-3-30 21:21:29
· 2016-4-23 02:58:13
· 2016-7-13 10:17:01
· 2016-7-13 20:54:08
· 2016-7-26 16:47:52
· 2016-8-23 14:57:17
· 2016-8-24 08:20:33
· 2016-8-28 09:32:03
· 2016-8-28 14:56:07
· 2016-8-30 19:53:28
· 2017-6-23 21:59:06
· 2017-8-2 16:34:19
· 2017-9-27 08:59:53
· 2017-10-20 14:53:27
· 2017-12-11 10:54:48

评论

您需要登录后才可以回帖 登录/注册

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉
快速回复 返回顶部 返回列表
关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作
刘勇
联系电话:15994832713
邮箱地址:liuyong@huaqiu.com
社区管理
elecfans短短
微信:elecfans_666
邮箱:users@huaqiu.com
关闭

站长推荐 上一条 /7 下一条

快速回复 返回顶部 返回列表